锁相跳频源的极值相位裕量设计法

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

锁相跳频源的极值相位裕量设计法

文章导航 > 电子科技大学学报 > 2001 > 30(6): 551-554

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.

引用本文:

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.

Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

Citation:

Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

锁相跳频源的极值相位裕量设计法

刘光祜

1.
电子科技大学电子工程系成都 610054

基金项目:

国防科工委预研基金项目

作者简介:
刘光祜男 55岁硕士教授

中图分类号: TN911.8

Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin

Liu Guanghu

1.
Coljlege of Electronic Engineering,UEST of China Chengdu 610054

摘要: 针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。
- 锁相 /
- 频率综合器 /
- 滤波器 /
- 跳频源 /
- 相位裕量 /
- 相位噪声
Abstract: A passive loop filter scheme and the design method of the filter for current charge pump PLL frequency synthesizer chip are given in the paper. The method is known as the method of extreme value phase margin. Also, all design formula are proved. In fact, the PLL frequency synthesizer is 2 typeⅡ (3~4) order loop model. Using the method and formula above, a L-band synthesizer has been finished. It has satisfactory performance on phase noise, frequency jump speed and spur rejection.
- phase locked loop /
- frequency synthesizer /
- loop filter /
- frequency jump synthesizer /
- phase margin /
- phase noise

[1]	张永亮, 苏涛, 吴边, 周润景. 含有频变耦合系数的交叉耦合滤波器优化设计 . 电子科技大学学报, 2018, 47(4): 516-520. doi: 10.3969/j.issn.1001-0548.2018.04.007
[2]	朱朝文, 袁海文, 郭鑫, 马钊, 周莉梅. 基于相位滞后补偿的有源电力滤波器性能提高研究 . 电子科技大学学报, 2016, 45(3): 393-398. doi: 10.3969/j.issn.1001-0548.2016.02.014
[3]	张天良, 周立国, 羊恺, 陈鹏, 任向阳, 侯方焰, 杨常林. 无耦合交叉线高温超导准椭圆函数滤波器 . 电子科技大学学报, 2016, 45(1): 26-29. doi: 10.3969/j.issn.1001-0548.2016.01.003
[4]	李振荣, 庄奕琪, 龙强. 具有高线性调谐特性的1.2 GHz CMOS频率综合器 . 电子科技大学学报, 2012, 41(6): 853-858. doi: 10.3969/j.issn.1001-0548.2012.06.007
[5]	张勇, 税兰英. Q波段宽带四倍频放大组件研究 . 电子科技大学学报, 2009, 38(2): 206-209. doi: 10.3969/j.issn.1001-0548.2009.02.12
[6]	黄显核, 王艳, 严刚峰. 基于提高有载Q的120 MHz低相噪晶体振荡器设计 . 电子科技大学学报, 2009, 38(5): 693-695. doi: 10.3969/j.issn.1001-0548.2009.05.029
[7]	程梦璋, 景为平. CMOS环型压控振荡器的设计 . 电子科技大学学报, 2009, 38(2): 305-308. doi: 10.3969/j.issn.1001-0548.2009.02.35
[8]	肖继学, 陈光礻禹, 谢永乐. DF-FPDLMS自适应滤波器的可测性设计与测试 . 电子科技大学学报, 2007, 36(4): 740-743.
[9]	严中, 吕幼新, 姒强. 用GaAs FET实现宽带有源倍频链技术研究 . 电子科技大学学报, 2006, 35(4): 474-477.
[10]	胡皓全, 宋伟. Ka波段微带检波器设计 . 电子科技大学学报, 2006, 35(3): 324-327.
[11]	王田, 杨士中. 带包络约束的优化滤波器设计方法 . 电子科技大学学报, 2006, 35(3): 298-301.
[12]	巩华荣, 宫玉彬, 王文祥, 唐昌建, 魏彦玉, 黄民智. 行波管与速调管的离子噪声分析 . 电子科技大学学报, 2005, 34(4): 474-477.
[13]	李仕奇, 张本全, 王锡良. 等直径金属销波导带通滤波器的设计 . 电子科技大学学报, 2003, 32(2): 142-145.
[14]	李桂萍, 徐军, 罗慎独, 薛良金. Ka频段介质稳频振荡器的研制 . 电子科技大学学报, 2003, 32(6): 652-654.
[15]	徐锐敏, 延波, 李积微. 小型Ka频段锁相倍频源 . 电子科技大学学报, 2001, 30(6): 555-558.
[16]	张永鸿, 吴正德, 唐小宏, 樊勇. W波段小型化锁相源 . 电子科技大学学报, 1999, 28(4): 353-356.
[17]	张骏凌, 张玉兴. 直接数字频率合成器中的相位噪声分析 . 电子科技大学学报, 1999, 28(1): 24-27.
[18]	徐锐敏, 延波, 谢俊. 微波振荡器相位噪声的非线性电流源分析法 . 电子科技大学学报, 1999, 28(4): 371-373.
[19]	马金龙, 田福庸. 一种设计开关电容滤波器的系统方法 . 电子科技大学学报, 1998, 27(4): 385-389.
[20]	袁永斌, 徐继麟, 黄香馥. SAW振荡器的相位噪声分析 . 电子科技大学学报, 1997, 26(2): 121-125.

WeChat

点击查看大图

计量

文章访问数: 4166
HTML全文浏览量: 113
PDF下载量: 71
被引次数: 0

锁相跳频源的极值相位裕量设计法

刘光祜

1. 电子科技大学电子工程系成都 610054

基金项目:

国防科工委预研基金项目

作者简介:
刘光祜男 55岁硕士教授

收稿日期: 2001-07-17
刊出日期: 2001-12-15

中图分类号: TN911.8

关键词:

摘要: 针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。

English Abstract

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.

引用本文:

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.

Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

Citation:

Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发