

非线性补偿的低温漂低功耗CMOS带隙基准源的设计

吴志明, 杨鹏, 吕坚, 蒋亚东

(电子科技大学电子薄膜与集成器件国家重点实验室 成都 610054)

【摘要】设计了一种基于电流模式的具有非线性补偿的低温漂低功耗带隙基准电压源, 在传统电路的基础上增加一个三极管和两个电阻达到对双极型晶体管的发射结电压 V_{BE} 中与温度相关的非线性项的补偿。电路采用CSMC 0.5 μm DPTM CMOS工艺制造。该电路结构简单, 在室温下的输出电压为1.217 V, 在 $-40\text{ }^{\circ}\text{C}$ ~ $125\text{ }^{\circ}\text{C}$ 范围内温度系数为4.6 ppm/ $^{\circ}\text{C}$ 在2.6~4 V之间的电源调整率为1.6m V/V。在3.3 V的电源电压下整个电路的功耗仅为0.21 mW。

关键词 带隙基准源; CMOS; 低功耗; 低温漂; 非线性补偿
中图分类号 TN432 **文献标识码** A

Design of Low Temperature Drift and Low Power Consumption CMOS Bandgap Reference with Nonlinear Compensation

WU Zhi-ming, YANG Peng, LÜ Jian, and JIANG Ya-dong

(State Key Laboratory of Electronic Thin-film and Integrated Devices, University of Electronic Science and Technology of China Chengdu 610054)

Abstract A nonlinear compensated bandgap reference based on current-mode is designed, The reference exhibits low temperature drift and low power consumption. The temperature-related nonlinear item in the V_{BF} of a bipolar transistor can be compensated by adding a bipolar transistor and two resistors to conventional circuit. Implemented in CSMC 0.5 μm double poly triple metal CMOS technology, the proposed bandgap reference delivers an output voltage of 1.217 V with 3.3 V supply at 27 $^{\circ}\text{C}$. A temperature coefficient of 4.6 ppm/ $^{\circ}\text{C}$ from $-40\text{ }^{\circ}\text{C}$ to 125 $^{\circ}\text{C}$ and a line regulation of 1.6 mV/V from 2.6 V to 4 V are achieved after trimming. The power dissipation of the circuit is just 0.21 mW with 3.3 V supply.

Key words bandgap reference; CMOS; low power consumption; low temperature drift; nonlinear compensated

带隙基准电压源以其良好的温度稳定性和电源抑制特性而被广泛应用于模/数转换器、数/模转换器、开关电源以及存储器等数模混合信号集成电路中, 其性能好坏直接影响到整个电路功能的实现。随着数据转换精度的不断提高, 传统带隙基准源的精度已很难满足电路设计的需要。

近年来, 国内外已相继报道了多种以曲率补偿的方法减小温漂的方法, 包括二阶温度补偿、指数温度补偿、分段线性补偿、利用不同材料的电阻相反的温度特性进行补偿以及其他各种补偿方法^[1-8]。但是文献[1-5]中电路的结构复杂, 占用芯片面积很大; 文献[6]中电路受工艺限制较大, 在相同工艺下, 很难通过改进电路结构提高电路的性能; 文献[7]中电路采用的是BiCMOS工艺, 成本较高。

本文设计了一种基于电流模式的具有曲率补偿

的CMOS带隙基准电压源, 在传统电路的基础上只增加一个三极管和两个电阻就达到对 V_{BE} 中与温度相关的非线性项的补偿。该基准源具有很高的温度稳定性, 而且可以通过调节电阻的比值而获得较大范围的基准输出电压, 运用十分灵活。

1 带隙基准的基本原理

在CMOS技术中, 带隙基准源设计的基本思想是选择适当的系数, 将具有正温度特性的热电压 V_T 与具有负温度特性的双极型晶体管的 V_{BE} 相加, 从而得到一个近似与温度无关的输出^[9]。传统的基于电流模式的带隙基准原理图^[10]如图1所示。处于深度负反馈的运放强制A、B两点的电压近似相等, 因此 R_1 和 R_2 上流过的电流 I_1 和 I_2 分别为

$$I_1 = (V_{EB_1} - V_{EB_2}) / R_1 = V_T \ln N / R_1 \quad (1)$$

收稿日期: 2007-07-21; 修回日期: 2008-03-15

基金项目: 国家杰出青年基金(60425101); 教育部新世纪优秀人才计划(NCET-04-0896)

作者简介: 吴志明(1964-), 男, 博士, 教授, 主要从事传感器平面读出电路方面的研究。

$$I_2 = V_{EB1} / R_2 \quad (2)$$

式中 N 为 Q_2 与 Q_1 的发射极面积之比。因此:

$$I = I_1 + I_2 = V_T \ln N / R_1 + V_{EB1} / R_2 \quad (3)$$

PMOS电流镜使得每条支路的电流近似相等且具有相同的温度特性,那么输出参考电压为:

$$V_{bg} = R_3 I = \frac{R_3}{R_2} \left(\frac{R_2}{R_1} V_T \ln N + V_{EB1} \right) \quad (4)$$

由式(4)可知,只要选择适当的 R_1 、 R_2 和 N ,就能得到一个温度系数近似为零的输出参考电压 V_{bg} 。




图1 传统的基于电流模式的带隙基准原理图

2 曲率补偿的带隙基准

2.1 V_{BE} 的温度特性

根据文献[11]的报道,双极型晶体管的 V_{BE} 并不是随着温度线性变化的,其温度特性可表示为:

$$V_{BE}(T) = V_{BG0} - (T/T_0)(V_{BG0} - V_{BE0}) - (\eta - \alpha)V_T \ln(T/T_0) \quad (5)$$

式中 V_{BG0} 是温度为0 K时外推而得到的PN结二极管电压; T 是绝对温度; T_0 是参考温度; V_{BE0} 是温度为 T_0 时的发射结电压; η 是与工艺有关且与温度无关的常数; α 的值与集电极电流 I_c 的温度特性有关(当 I_c 与温度成正比即PTAT电流时, $\alpha = 1$;当 I_c 是与温度无关的电流时, $\alpha = 0$)。可见,传统的带隙基准只对式(5)中的一次项进行了补偿,因此使得输出具有高阶的温度相关性。要降低输出电压的温度系数,就需要对 V_{EB} 中与温度相关的非线性项进行补偿。

2.2 曲率补偿分析

由式(5)可知,如果两个相同的双极型晶体管分别被与温度无关的电流和PTAT电流偏置,那么它们的发射结电压之差就与 V_{EB} 中的非线性项成正比。由图1可知, Q_1 中流过的电流 I_1 为PTAT电流,PMOS电流源中流过的电流 I 可近似为与温度无关。如果将 I 用于偏置一个和 Q_1 相同的双极型晶体管 Q_3 ,则 Q_1 和 Q_3 的发射结电压分别为:

$$V_{EB1}(T) = V_{BG0} - (T/T_0)(V_{BG0} - V_{EB0}) - (\eta - 1)V_T \ln(T/T_0) \quad (6)$$

$$V_{EB3}(T) = V_{BG0} - (T/T_0)(V_{BG0} - V_{EB0}) - \eta V_T \ln(T/T_0) \quad (7)$$




图2 非线性补偿的带隙基准原理图

因此, Q_3 和 Q_1 的发射结电压的差值就是一个与非线性项成比例的电压,其值为:

$$V_{NL}(T) \approx V_{EB3} - V_{EB1} = V_T \ln(T/T_0) \quad (8)$$

该电压可用于补偿 V_{EB} 中与温度相关的非线性项。具有非线性补偿的带隙基准原理图如图2所示,其中 $M_1 \sim M_4$ 、 $M_5 \sim M_8$ 的宽长比相等。电阻 R_4 用于实现非线性项的引入并产生一个与非线性项成比例的电流。因此基准输出电压为:

$$V_{bg} = (I_1 + I_2 + I_{NL})R_3 = \frac{R_3}{R_2} \left(\frac{R_2}{R_1} V_T \ln N + V_{EB1} + \frac{R_2}{R_4} V_T \ln \frac{T}{T_0} \right) \quad (9)$$

由式(5)、式(9)可知,只要使得 $R_4 = R_2 / (\eta - 1)$,那么在理论上就可以消除 V_{EB1} 中的非线性项,得到零温度系数的基准电压,而且通过改变 R_3 / R_2 的比值就可以改变 V_{bg} 的值。为了降低电流镜的失配,在电流镜的设计中采用共源共栅结构,并使用较大的栅长以减小沟道长度调制效应的影响。

2.3 运算放大器的设计




图3 运放原理图

由图2可知, 要使带隙基准具有高的电源抑制比, 就需要运放的开环增益和电源抑制比都足够大, 因此在设计中采用了折叠式共源共栅结构。运放的原理图如图3所示。带隙基准产生的高温度稳定性的电流用于产生运放所需的四路偏置, 仿真结果表明, 这样能获得比自偏置的运放更高的电源抑制比。电容C用于频率补偿以保证带隙基准工作的稳定性。运放的仿真结果如表1所示。

表1 运放的仿真结果

运放的性能指标	仿真结果
增益/dB	77.72
相位裕度/(°)	82.81
带宽/MHz	2.958
功耗/ μ W	33
输入失调/mV	0.2

2.4 启动电路的设计

由于在上电瞬间, 电路可能会出现各支路电流为零的情况, 使得整个电路不工作, 因此需要一个启动电路确保核心电路在上电之后能够迅速摆脱零电流状态而稳定工作。

启动电路原理图如图4所示。其工作原理为: 若上电后各支路电流为0, 那么所有的PMOS电流源关断, M_{10} 的栅极被拉低到地电位, 因此 M_{10} 导通, 并向 R_2 和 Q_1 支路注入电流。一旦电路摆脱零电流状态,

M_9 、 M_{11} 、 M_{12} 将 M_{10} 的栅极电位拉高使得 M_{10} 关断, 从而使启动电路脱离主电路。




图4 启动电路原理图

2.5 电阻微调

由于集成电路中IC工艺的随机性难以保证精确的电阻值, 薄膜电阻一般会有 $\pm 10\%$ 的变化, 因此需要对电阻进行微调。 R_1 和 R_4 的微调网络如图5所示。图中 R 是 R_1 和 R_4 的仿真值的84%, R_T 为 R 的2%, 所有开关由一个5-32译码器控制, 通过对 $S_1 \sim S_{32}$ 的控制就能够在 R 的 $\pm 16\%$ 的范围内以1%的精度进行微调。微调时应先调节 R_1 以消除 V_{BE} 中与温度相关的一次项, 再调节 R_4 消除非线性项的影响, 最终得到低温漂的输出。




图5 电阻微调网络

3 测试结果及分析

基于CSMC 0.5 μ m CMOS工艺对所提电路进行了流片。由于带隙基准对于电阻、双极型晶体管的失配以及运放的失调等非理想因素十分敏感, 因此在版图设计时采用了中心对称、虚拟管、保护环等

技术。电路的显微照片如图6所示。

图7所示的是带隙基准源输出电压的温度特性。由图可知, 在 $-40 \text{ }^\circ\text{C}$ ~ $125 \text{ }^\circ\text{C}$ 范围内, 微调前输出的偏差为6.23 mV, 温度系数为31 ppm/ $^\circ\text{C}$ 而进行微调后输出的偏差仅为0.93 mV, 温度系数为4.6 ppm/ $^\circ\text{C}$ 小于文献[1-4]中所提电路的相应指标。




图6 带隙基准的显微照片




图7 带隙基准的温度特性




图8 输出随电源电压变化的特性曲线

表2 带隙基准的特性参数(T=27 °C)

参数	数值
工艺	CSMC 0.5 μm DPTM CMOS工艺
芯片面积/mm×mm	0.35×0.3
电源电压/V	3.3
功耗/mW	0.21
输出电压/V	1.217
温度系数/ppm·°C ⁻¹	4.6
电源调整率/mV·V ⁻¹	1.6

图8是室温下输出随电源电压变化的曲线。由图可知，带隙基准在2.5 V的电源电压下即可正常工作，当电源电压在2.6~4 V变化时，输出的偏差为2.26 mV，电源调整率为1.6 mV/V。

整个电路最大消耗63 μA的供电电流。如果增大R₁的阻值，将进一步减小整个电路的功耗，但这会增加芯片的面积和电阻间的耦合噪声，因此在设计时需要在这三者间进行折中考虑。表2总结了在室温下测得的带隙基准的相关特性参数。

4 结 论

本文设计了一种基于电流模式的非线性补偿的低温漂低功耗带隙基准电压源，采用 CSMC 0.5 μm DPTM CMOS 工艺加以实现。其输出参考电压为1.217 V，在-40 °C~125 °C范围内温度系数仅为4.6 ppm/°C在2.6~4 V的电源范围内的电源调整率为1.6 mV/V，精度较高。通过调节图2中R₃和R₂的比值可以得到较大范围的低温漂基准电压输出。所设计的带隙基准已应用于12位逐次逼近型ADC中，并且具有极其广泛的应用前景。

参 考 文 献

- [1] SONG B S, GRAY P R. A precision curvature-compensated CMOS bandgap reference[J]. IEEE Journal of Solid-State Circuits, 1983, 18(6): 634-643.
- [2] AVOINNE C, RASHID T, CHOWDHURY V, et al. Second-order compensated bandgap reference with convex correction[J]. Electronic Letters, 2005, 41(5): 276-277.
- [3] KER Ming-dou, CHEN Jung-sheng, CHU Ching-yun. New curvature-compensation technique for CMOS bandgap reference with sub-1-V operation[C]//The 2005 IEEE International Symposium on Circuits and Systems. [S.l.]: IEEE, 2005, 4: 3861-3864.
- [4] 秦波, 贾晨, 陈志良, 等. 1 V电源非线性补偿的高温度稳定性电压带隙基准源[J]. 半导体学报, 2006, 27(11): 2035-2039.
- [5] QIN Bo, JIA Cheng, CHEN Zhi-liang. A 1 V MNC bandgap reference with high temperature stability[J]. Chinese Journal of Semiconductors, 2006, 27(11): 2035-2039.
- [6] 姜韬, 杨华中. 多点曲率补偿的带隙基准电压源设计方法[J]. 半导体学报, 2007, 28(4): 490-495.
- [7] JIANG Tao, YANG Hua-zhong. Bandgap reference design by means of multiple point curvature compensation[J]. Chinese Journal of Semiconductors, 2007, 28(4): 490-495.
- [8] LEUNQ C Y, LEUNQ K N, MOK P K T. Design of a 1.5-V high-order curvature-compensated CMOS bandgap reference[J]. Circuit and System, 2004, 1: 49-52.
- [9] LEE I, KIM G. Exponential curvature-compensated BiCMOS bandgap references[J]. IEEE Journal of Solid-State Circuits, 1994, 29: 1396-1403.
- [10] SHEN L, NING N, YU Q, et al. New curvature-compensated CMOS bandgap voltage reference[J]. Journal of Electronic Science and Technology of China, 2007, 5(4): 370-373.
- [11] 拉扎维. 模拟CMOS集成电路设计[M]. 陈贵灿, 译. 西安: 西安交通大学出版社, 2002, 12: 312-326.
- [12] RAZAVI B. Design of analog CMOS integrated circuits[M]. Translated by CHEN Gui-can. Xi'an Jiaotong University Press, 2002, 12: 312-326.
- [13] BANBA H, SHIGA H, UMEZAWA A, et al. A CMOS bandgap reference circuit with sub-1-V operation[J]. IEEE Journal of Solid-state Circuits, 1999, 34(5): 670-674.
- [14] TSIVIDIS Y. Accurate analyzes of temperature effects in IC-VBE characteristics with application to bandgap reference sources[J]. IEEE Journal Solid-State Circuits, 2001, 15(6): 1076-1084.

编辑 漆蓉