随着无线通信技术的迅速发展以及不断增加的信息需求,使得通信系统的通信质量不断提高,而射频与微波功率放大器作为无线通信系统中最重要的有源模块,对于整个系统的性能有着非常重要的影响,其关键性能指标直接影响整个通信系统的性能,也同样关系着整个通信系统的运营成本。通信质量的保证由线性度衡量,功耗的指标则由效率度量。
线性和高效这两个指标在实际设计中,往往二者不可兼得,呈现此起彼伏的矛盾状态[1]。增强线性度的方法主要有两种方案,一是采用外部线性化技术,在功率放大器前增加附加的电路来消除IMD;二是直接改进功放的设计。前一种方案增加了成本及面积,且很难调节,所以直接优化功放的设计引起更多人的兴趣。在不采取外部电路消除交调失真的情况下,为了保证线性度,功率放大器必须工作在回退区,这样效率就会大大降低。利用某个偏置以及输入功率的条件出现大信号IMD Sweet Spot的方法,在保证效率的情况下实现高线性。
IMD Sweet spot是各种功率管的固有特性,是功率放大器弱非线性和强非线性相互作用的结果。前者取定于静态工作点,影响电路的小信号失真;后者取决于器件的开启和饱和特性,主要影响大信号失真[2]。功率放大器的线性不仅受基波阻抗影响,二次谐波阻抗和包络阻抗对其影响也很大[3]。本文根据IMD Sweet Spot产生原理[4],合理地选择偏置电压控制IMD Sweet Spot的产生,并且通过控制包络阻抗和二次谐波阻抗设计高效率高线性功率放大器。
1 基于Sweet Spot高效线性PA设计 1.1 偏置电压的选择根据文献[4],整个电路的三阶交调失真电流可表示为:
$ \begin{array}{c} {I_{{\rm{out}}}}(2{\omega _2}- {\omega _1}) = \frac{{2{\rm{j}}}}{{A{T_1}{T_2}}}\int_{- {T_{1/2}}}^{{T_{1/2}}} {\int_{- {T_{2/2}}}^{{T_{2/2}}} {{f_{{\rm{NL}}}}[{v_{{\rm{in}}}}]} } \times \\ {{\rm{e}}^{{\rm{j}}{\omega _1}{t_1}}}{{\rm{e}}^{ -{\rm{j}}{\omega _1}{t_2}}}{\rm{d}}{t_1}{\rm{d}}{t_2} = \\ {\rm{LS}}(A, 2{\omega _2} -{\omega _1}) + {\rm{S}}{{\rm{S}}_{{\rm{Iout}}}}(2{\omega _2} -{\omega _1}) \end{array} $ | (1) |
式囊括了小信号失真以及大信号失真的贡献,可以看出当输入功率趋近无穷大时,三阶交调失真分量收敛于一个恒定的功率,且与其输出功率相位相差180°。其中
$ {\rm{S}}{{\rm{S}}_{{\rm{Iout}}}}(2{\omega _2}-{\omega _1}) = \frac{3}{8}{A^3}{G_3} + \frac{{50}}{{32}}{A^5}{G_5} $ | (2) |
式中,系数G3和G5随偏置变化而变化。改变管子的偏置点就可以改变小信号IMD行为。只要小信号相对输出功率表现出0°相位差,大信号IMD表现出180°的相位差,就可以产生IMD Sweet Spot。所以,可通过优化偏置电压来控制IMD Sweet Spot的产生。
本文设计选用Gree公司CGH40010F晶体管。设计的关键之一在于选择合理的偏置电压。如果可以控制Sweet Spot在功放增益开始压缩时产生,那么就可在保证线性的同时还能得到较高的效率。当漏极电压为28 V,IMD3和IMD5随栅极偏压的仿真结果如图 1所示。在栅极偏置电压为-3.2 V,此时线性最佳,IM3和IM5均低于-34 dBc。栅极偏置电压为-3.2 V,其IM3和IM5随输入功率变化如图 2所示,可以看出当输入为22 dBm时,出现IMD3 Sweet Spot,且此时增益开始压缩。因此,偏置电压选取栅极电压为3.2 V,漏极电压为28 V。
根据文献[3],线性不仅与基波阻抗关系密切,且包络阻抗和二次谐波阻抗对线性的影响也很大。为了减小记忆效应,包络阻抗应保持短路[5]。在栅极偏压为-3.2 V,漏极偏压为28 V时,通过ADS2009仿真软件,在双音5 MHz信号下,包络阻抗设置为短路,三次及三次以上谐波阻抗设置为开路,在保证输出功率大于37 dBm,漏极效率大于60%,IM3、IM5均低于-32 dBc时进行负载牵引和源牵引找出最优负载阻抗值以及最有优源阻抗值如表 1所示。
基于以上最佳阻抗值,采用图 3a所示的拓扑结构,通过优化设计得到最后输出匹配网络,所用底板为罗杰斯5880,介电常数Er=2.2,厚度为0.787 mm。图 3b为输出匹配阻抗随频率的变化曲线。仿真结果表明,包络阻抗近似于短路,三次谐波阻抗接近开路,而基波、二次谐波阻抗很接近于负载牵引得到的阻抗值。
输入匹配网络采用同样的拓扑结构,整个电路包括晶体管以及输入输出匹配网络加上偏置网络,如图 4所示。因为工作频率较高,偏置网络为了避免使用电感采用了图 3所示折叠结构,该结构能够起扼流作用。考虑到电源纹波对线性的影响比较大[6],栅极偏置利用大电容滤去低频纹波,利用小电容滤去高频纹波。
对图 4的高效线性功放进行双音间隔5 MHz测试,当栅压偏置在-3.2 V时,工作频率为中心频率2.2 GHz,其输出功率Pout、增益Gain、漏极效率、PAE,以及IMD3、IMD5随输入功率变化曲线如图 5和图 6所示。
从图 6可以看出,IMD3在输入功率22 dBm附近时出现了一个低谷,此时IMD3为-40 dBc,出现IMD Sweet Spot,IM5维持在低于-30 dBc以下,此时在输入为23 dBm增益开始压缩;当输入功率为23.9 dBm时,IMD3和IMD5均低于-30 dBc,此时其输出功率为37.1 dBm(大于5 W),增益大于13 dB,漏极效率为53.4%,如图 7所示。
维持输入功率为23.5 dBm,栅压为-3.2 V,IMD3、IMD5,以及输出功率、漏极效率随频率的变化曲线如下图 8和图 9所示。工作频率在2.17~ 2.23 GHz内,IMD3和IMD5均小于-30 dBc,输出功率在36 dBm以上,漏极效率维持45.8%~60.9%之间。本文实验数据与近几年国内外线性高效率功放研究成果对比如表 2所示。虽然文献[7]带宽很宽,但是效率以及线性较差。文献[8]以及文献[9]分别是2012年和2013年IEEE国际微波会议研究生高效率功率放大器设计竞赛的冠军[10],虽然效率比本文的试验高,但所用技术是Doherty功放,采取的是载波功放和峰值功放的线性抵消来实现,电路结构复杂。
本文通过控制栅极偏压来控制Sweet Spot在增益开始压缩时产生,保证一定线性指标下还能达到较高的效率。基于Sweet Spot原理设计的线性高效功放测试结果表明,当输入为23.9 dBm时,能够得到大于5 W的输出功率和大于53%的漏极效率,并且此时IMD3和IMD5均小于-30 dBc。同时该功放工作在2.17 GHz~2.23 GHz时,IM3、IM5小于-30 dBc,输出功率均大于36 dBm,漏极效率在45%~61%之间。
[1] |
PEDRO J C, DE CARVALHO N B.
Intermodulation distortion in microwave and wireless circuits[M]. Norwood, MA: Artech House Inc, 2003.
|
[2] |
CARVALHON B, PEDRO J C. Large and small-signal IMD behavior of microwave power amplifiers[J].
IEEE Trans Microw Theory Tech, 1999, 47(12): 2364–2374.
DOI:10.1109/22.808983 |
[3] |
HUANG Chao-yi, HE Song-bai, YOU Fei, et al. Design of broadband linear and efficient power amplifier for long-term evolution applications[J].
IEEE Microw Wireless Compon Lett, 2013, 23(12): 653–655.
DOI:10.1109/LMWC.2013.2283877 |
[4] |
FAGER C, PEDRO J C, DE CARVALHO N B, et al. Prediction of IMD in LDMOS transistor amplifiers using a new large signal model[J].
IEEE Trans Microw Theory Tech, 2002, 50(12): 2834–2842.
DOI:10.1109/TMTT.2002.805187 |
[5] |
AKMAL M, LEES J, CARRUBBA V, et al. The effect of baseband impedance termination on the linearity of GaN HEMTs[C]//Microwave Conference, 2010 European. Paris: IEEE, 2010.
|
[6] |
HALDI P, CHOWDHURY D, REYNAERT P, et al. A 5.8 GHz 1 V linear power amplifier using a novel on-chip transformer power combiner in standard 90 nm CMOS[J].
IEEE J Solid-State Circuits, 2008, 43(5): 1054–1063.
DOI:10.1109/JSSC.2008.920347 |
[7] |
WRIGHR P, LEES J, BENEDIKT J, et al. A methodology for realizing high efficiency class-J in a linear broadband PA[J].
IEEE Trans Microw Theory Tech, 2009, 57(12): 3196–3204.
DOI:10.1109/TMTT.2009.2033295 |
[8] |
MUSOLFF C, KAMPER M, ABOU-CHAHINE Z, et al. A linear and efficient Doherty PA at 3.5 GHz[J].
IEEE Microw Mag, 2013, 14(1): 95–101.
DOI:10.1109/MMM.2012.2226998 |
[9] |
MUSOLFF C, KAMPER M, ABOU-CHAHINE Z, et al. Linear and efficient Doherty PA at revisited[J].
IEEE Microw Mag, 2014, 15(1): 73–79.
DOI:10.1109/MMM.2013.2288713 |
[10] |
IEEE MTT-5. Announcement of the student competition [EB/OL]. [2014-02-14]. http://www.ims2014.org/images/files/student_competition//IMS2014_SDC-2.pdf.
|