JPEG2000算术解码器的VLSI实现

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

JPEG2000算术解码器的VLSI实现

方晗, 黄全平, 周荣政, 洪志良

文章导航 > 电子科技大学学报 > 2006 > 35(6): 920-923

方晗, 黄全平, 周荣政, 洪志良. JPEG2000算术解码器的VLSI实现[J]. 电子科技大学学报, 2006, 35(6): 920-923.

引用本文:

方晗, 黄全平, 周荣政, 洪志良. JPEG2000算术解码器的VLSI实现[J]. 电子科技大学学报, 2006, 35(6): 920-923.

FANG Han, HUANG Quan-ping, ZHOU Rong-zheng, HONG Zhi-liang. VLSI Implement of JPEG2000 Arithmetic Decoder[J]. Journal of University of Electronic Science and Technology of China, 2006, 35(6): 920-923.

Citation:

FANG Han, HUANG Quan-ping, ZHOU Rong-zheng, HONG Zhi-liang. VLSI Implement of JPEG2000 Arithmetic Decoder[J]. Journal of University of Electronic Science and Technology of China, 2006, 35(6): 920-923.

JPEG2000算术解码器的VLSI实现

1.
复旦大学专用集成电路国家重点实验室上海杨浦区 200433

基金项目:

国家863计划资助项目(2002 AAIZ1450)

作者简介:
方晗(1979-),男,硕士,主要从事图像与通信系统的专用集成电路等方面的研究.

中图分类号: TN47

VLSI Implement of JPEG2000 Arithmetic Decoder

1.
ASIC & System State Key Lab,Fudan University,Yang pu Shanghai 200433

摘要: 介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理。针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证。采用了TSMC 0.25 μm工艺,进行了ASIC的实现。
- JPEG2000 /
- 算术编码器 /
- 流水线 /
- MQ编码
Abstract: This paper introduces JPEG2000 encode and decode flow, and also the principle of JPEG2000 arithmetic coding. Traditional arithmetic decoder is very slow that may be the bottleneck of the JPEG2000 system. To solve this problem, a pipeline arithmetic decoder is present here, together with the hardware chart. The arithmetic decoder is verified with FPGA and is implemented in TSMC 0.25 μm technology.
- JPEG2000 /
- arithmetic coding /
- pipeline /
- MQ coder

[1]	王海泉, 李国彬, 郑思思, 沈雷. 基于行列式的预编码码字选择方法 . 电子科技大学学报, 2020, 49(1): 22-27. doi: 10.12178/1001-0548.2018214
[2]	唐聃, 舒红平. 基于编码的秘密重构方法研究 . 电子科技大学学报, 2016, 45(1): 91-95. doi: 10.3969/j.issn.1001-0548.2016.01.015
[3]	李英, 崔艳鹏, 高新波. 一种基于算术编码的文本数据压缩算法 . 电子科技大学学报, 2016, 45(6): 929-933. doi: 10.3969/j.issn.1001-0548.2016.06.009
[4]	戴晓爱, 郭守恒, 任淯, 杨晓霞, 刘汉湖. 基于堆栈式稀疏自编码器的高光谱影像分类 . 电子科技大学学报, 2016, 45(3): 382-386. doi: 10.3969/j.issn.1001-0548.2016.02.012
[5]	巩道福, 刘粉林, 罗向阳, 汪萍. 基于矩阵编码和多重水印的JPEG图像块级认证算法 . 电子科技大学学报, 2014, 43(3): 426-431. doi: 10.3969/j.issn.1001-0548.2014.03.019
[6]	雷维嘉, 谢显中, 李广军. LDPC编码与空时编码相结合的编码协作方法 . 电子科技大学学报, 2009, 38(1): 21-24.
[7]	黄玄, 陈杰, 李霞, 周莉. AVS高清视频帧间补偿结构与电路实现 . 电子科技大学学报, 2009, 38(2): 202-205. doi: 10.3969/j.issn.1001-0548.2009.02.11
[8]	林竞力, 敬龙江, 陈涛, 陈客松, 朱维乐. CDTTB标准中LDPC码的编码结构设计 . 电子科技大学学报, 2009, 38(3): 341-344. doi: 10.3969/j.issn.1001-0548.2009.03.006
[9]	李学华, 李振松, 杨大成, 缪旻. LDPC编码的最优化HARQ方案研究 . 电子科技大学学报, 2008, 37(5): 653-656.
[10]	朱维乐, 钱贵锁, 杨刚, 陈伟. 高速整数开方电路的流水线设计 . 电子科技大学学报, 2008, 37(2): 229-231.
[11]	程梦璋, 景为平. 新型流水线ADC的设计与分析 . 电子科技大学学报, 2008, 37(6): 930-933.
[12]	宋高俊, 周正中, 钟俊. 宽带非相干空时频分组编码 . 电子科技大学学报, 2006, 35(2): 168-170,178.
[13]	吴斌, 郭贤生. 基于粗集规则编码的神经网络控制器设计 . 电子科技大学学报, 2006, 35(5): 798-800,836.
[14]	王红梅, 李福乐, 李冬梅, 王志华. 一种流水线结构A/D转换器的速度分析方法 . 电子科技大学学报, 2006, 35(6): 913-916.
[15]	张平, 胡钢, 胡明. 流水线技术在OBS调度模块中的应用 . 电子科技大学学报, 2004, 33(6): 710-713.
[16]	胡仕兵, 向敬成, 翟义然. G.729语音编码器定点DSP的实时实现 . 电子科技大学学报, 2003, 32(4): 362-366.
[17]	陈新坤, 周东, 余敬东. Manchester编码器的FPGA设计与实现 . 电子科技大学学报, 2003, 32(3): 324-327.
[18]	詹柔莹, 徐国鼐. 调频广播用数字立体声编码器的数字内插处理 . 电子科技大学学报, 2000, 29(1): 14-16.
[19]	明军, 吴萍, 王亮. 基色编码器的信号设计 . 电子科技大学学报, 1999, 28(5): 464-466.
[20]	郑伟强, 赵志钦, 黄顺吉. 合成孔径雷达极坐标数据编码器 . 电子科技大学学报, 1997, 26(1): 21-23.

WeChat

点击查看大图

计量

文章访问数: 3602
HTML全文浏览量: 133
PDF下载量: 118
被引次数: 0

JPEG2000算术解码器的VLSI实现

1. 复旦大学专用集成电路国家重点实验室上海杨浦区 200433

基金项目:

国家863计划资助项目(2002 AAIZ1450)

作者简介:
方晗(1979-),男,硕士,主要从事图像与通信系统的专用集成电路等方面的研究.

收稿日期: 2004-08-31
刊出日期: 2006-12-15

中图分类号: TN47

关键词:

摘要: 介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理。针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证。采用了TSMC 0.25 μm工艺,进行了ASIC的实现。

English Abstract

方晗, 黄全平, 周荣政, 洪志良. JPEG2000算术解码器的VLSI实现[J]. 电子科技大学学报, 2006, 35(6): 920-923.

引用本文:

方晗, 黄全平, 周荣政, 洪志良. JPEG2000算术解码器的VLSI实现[J]. 电子科技大学学报, 2006, 35(6): 920-923.

FANG Han, HUANG Quan-ping, ZHOU Rong-zheng, HONG Zhi-liang. VLSI Implement of JPEG2000 Arithmetic Decoder[J]. Journal of University of Electronic Science and Technology of China, 2006, 35(6): 920-923.

Citation:

FANG Han, HUANG Quan-ping, ZHOU Rong-zheng, HONG Zhi-liang. VLSI Implement of JPEG2000 Arithmetic Decoder[J]. Journal of University of Electronic Science and Technology of China, 2006, 35(6): 920-923.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发