Single-Sequence的边界约束条件

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

Single-Sequence的边界约束条件

李康, 虞厥邦, 于永斌

文章导航 > 电子科技大学学报 > 2008 > 37(1): 70-73

李康, 虞厥邦, 于永斌. Single-Sequence的边界约束条件[J]. 电子科技大学学报, 2008, 37(1): 70-73.

引用本文:

李康, 虞厥邦, 于永斌. Single-Sequence的边界约束条件[J]. 电子科技大学学报, 2008, 37(1): 70-73.

LI Kang, YU Jue-bang, YU Yong-bin. Boundary Constraints Using Single-Sequence Representation[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(1): 70-73.

Citation:

LI Kang, YU Jue-bang, YU Yong-bin. Boundary Constraints Using Single-Sequence Representation[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(1): 70-73.

Single-Sequence的边界约束条件

1.
电子科技大学电子工程学院成都 610054;
2.
四川交通职业技术学院成都 611130

作者简介:
李康(1972-),男,在职博士生,主要从事VLSI物理设计中布局、布图规划和布线设计自动化等方面的研究.

中图分类号: TP391.7

Boundary Constraints Using Single-Sequence Representation

1.
School of Electric Engineering,University of Electronic Science and Technology of China Chengdu 610054;
2.
Sichuan Vocational and Technical College of Communication Chengdu 611130

摘要: 在VLSI物理设计中,分层设计和连线优化都要求某些模块放置在布局的边界位置。该文针对一般的具有不可二划分结构的布图规划问题,在SS编码的基础上解决VLSI物理设计中有边界约束的布局布图规划的问题;证明SS的放置顺序是表示模块的数字在SS中出现的位置先后顺序;提出模块放置在四个边界(上、下、左、右边界)在SS编码中应满足的充要条件及证明;并给出模块位于四个边界在SS编码中相应的表达式和计算方法。
- 边界约束 /
- 布图规划 /
- 布局 /
- VLSI物理设计
Abstract: In practice of floorplan/placement of very large scale integration (VLSI) physical design, it is very critical to place some modules along the boundaries of the chip so that connections between inputs and outputs and among units in hierarchical design mode are shortened. Based on non-slicing representation single-sequence (SS), boundary constraints in VLSI layout design are solved. The packing sequence of a SS is proved to be the appearance sequence of integer, which represents module in a SS code. Further, a necessary and sufficient condition of a module to be placed on four boundaries (top, bottom, left, and right) in a SS code is proposed and proved.
- boundary constraint /
- floorplan /
- placement /
- VLSI physical design

[1]	钱夔, 宋爱国, 田磊. 基于频域控制约束的物理神经网络非线性系统预测方法 . 电子科技大学学报, 2024, 53(2): 227-234. doi: 10.12178/1001-0548.2023036
[2]	张扬, 陈家辉, 郭世盛, 崔国龙. 宽波束微波层析建筑布局成像算法 . 电子科技大学学报, 2023, 52(2): 188-195. doi: 10.12178/1001-0548.2022163
[3]	陈宁康, 魏平, 高林, 张花国. 联合优化方向图合成与频谱兼容的MIMO雷达波形设计 . 电子科技大学学报, 2021, 50(2): 167-172. doi: 10.12178/1001-0548.2021037
[4]	吴涛, 于东, 曲建俊, 陈照波. 改进Fourier-Ritz方法分析附加质量矩形板的横向振动 . 电子科技大学学报, 2021, 50(6): 954-960. doi: 10.12178/1001-0548.2021094
[5]	叶恒舟, 胡志丹. 约束强度感知的时序约束服务组合 . 电子科技大学学报, 2019, 48(6): 880-885. doi: 10.3969/j.issn.1001-0548.2019.06.012
[6]	张林, 廖龙飞, 余娟, 朱黎丽, 朱柳, 颜伟, 赵霞. 考虑元件特性与物理约束的静态等值方法 . 电子科技大学学报, 2015, 44(5): 712-718. doi: 10.3969/j.issn.1001-0548.2015.05.013
[7]	甘露, 易舟维, 李立萍. 基于L₀范数约束非相邻系数FIR数字滤波器设计 . 电子科技大学学报, 2013, 42(2): 200-204. doi: 10.3969/j.issn.1001-0548.2013.02.004
[8]	周瑞. 应用室内结构布局提高Wi-Fi定位精度和稳定性 . 电子科技大学学报, 2013, 42(2): 295-299. doi: 10.3969/j.issn.1001-0548.2013.02.022
[9]	陈亦欧, 胡剑浩, 凌翔. 建立在De Bruijn图架构上的三维片上网络设计 . 电子科技大学学报, 2011, 40(2): 204-209. doi: 10.3969/j.issn.1001-0548.2011.02.009
[10]	刘孝保, 杜平安. 面向元器件的PCB板布局优化方法 . 电子科技大学学报, 2011, 40(4): 630-633. doi: 10.3969/j.issn.1001-0548.2011.04.032
[11]	刘孝保, 杜平安. 基于子结构方法的PCB板支撑布局优化 . 电子科技大学学报, 2011, 40(5): 796-799. doi: 10.3969/j.issn.1001-0548.2011.05.031
[12]	万武南, 索望, 陈运. 基于V码的一种数据布局研究 . 电子科技大学学报, 2010, 39(1): 133-136. doi: 10.3969/j.issn.1001-0548.2010.01.030
[13]	方晗, 黄全平, 周荣政, 洪志良. JPEG2000算术解码器的VLSI实现 . 电子科技大学学报, 2006, 35(6): 920-923.
[14]	王田, 杨士中. 带包络约束的优化滤波器设计方法 . 电子科技大学学报, 2006, 35(3): 298-301.
[15]	刘勇. VLSI测试中移相伪随机序列的设计 . 电子科技大学学报, 2002, 31(6): 608-611.
[16]	旷章曲, 张生才. 计算VLSI电容方法的研究 . 电子科技大学学报, 2001, 30(1): 41-45.
[17]	滕召波, 张世永, 陈华富, 何光中. 非线性规划一般约束条件的SQP方法 . 电子科技大学学报, 2001, 30(1): 103-106.
[18]	曾成碧, 陈光. VLSI功能测试的最佳测试序列的选取 . 电子科技大学学报, 2000, 29(2): 178-181.
[19]	伍瑜. 论含约束项的降维卡诺图 . 电子科技大学学报, 2000, 29(3): 286-288.
[20]	庄昌文, 范明钰, 李春辉, 虞厥邦, 黄劲. 一种串扰和时延驱动的总体布线算法 . 电子科技大学学报, 2000, 29(3): 233-238.

WeChat

点击查看大图

计量

文章访问数: 3292
HTML全文浏览量: 112
PDF下载量: 74
被引次数: 0

Single-Sequence的边界约束条件

1. 电子科技大学电子工程学院成都 610054;

2. 四川交通职业技术学院成都 611130

作者简介:
李康(1972-),男,在职博士生,主要从事VLSI物理设计中布局、布图规划和布线设计自动化等方面的研究.

收稿日期: 2006-06-26
修回日期: 2007-01-12
刊出日期: 2008-02-15

中图分类号: TP391.7

关键词:

摘要: 在VLSI物理设计中,分层设计和连线优化都要求某些模块放置在布局的边界位置。该文针对一般的具有不可二划分结构的布图规划问题,在SS编码的基础上解决VLSI物理设计中有边界约束的布局布图规划的问题;证明SS的放置顺序是表示模块的数字在SS中出现的位置先后顺序;提出模块放置在四个边界(上、下、左、右边界)在SS编码中应满足的充要条件及证明;并给出模块位于四个边界在SS编码中相应的表达式和计算方法。

English Abstract

李康, 虞厥邦, 于永斌. Single-Sequence的边界约束条件[J]. 电子科技大学学报, 2008, 37(1): 70-73.

引用本文:

李康, 虞厥邦, 于永斌. Single-Sequence的边界约束条件[J]. 电子科技大学学报, 2008, 37(1): 70-73.

LI Kang, YU Jue-bang, YU Yong-bin. Boundary Constraints Using Single-Sequence Representation[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(1): 70-73.

Citation:

LI Kang, YU Jue-bang, YU Yong-bin. Boundary Constraints Using Single-Sequence Representation[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(1): 70-73.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发