基于FPGA的高速图像预处理系统设计

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于FPGA的高速图像预处理系统设计

王宇舟, 金声震

文章导航 > 电子科技大学学报 > 2005 > 34(1): 12-15

王宇舟, 金声震. 基于FPGA的高速图像预处理系统设计[J]. 电子科技大学学报, 2005, 34(1): 12-15.

引用本文:

王宇舟, 金声震. 基于FPGA的高速图像预处理系统设计[J]. 电子科技大学学报, 2005, 34(1): 12-15.

WANG Yu-zhou, JIN Sheng-zhen. A FPGA-Base High-Speed Image Pre-Processing System Design[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(1): 12-15.

Citation:

WANG Yu-zhou, JIN Sheng-zhen. A FPGA-Base High-Speed Image Pre-Processing System Design[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(1): 12-15.

基于FPGA的高速图像预处理系统设计

王宇舟¹,
金声震²

1.
中国科学院国家天文台北京 100012;
2.
中国科学院研究生院北京 100012

基金项目:

国家863计划资助项目

作者简介:
王宇舟(1971-),男,博士生,主要从事卫星有效载荷算机系统设计和空间光电测试等方面的研究.

中图分类号: TP.223

A FPGA-Base High-Speed Image Pre-Processing System Design

WANG Yu-zhou¹,
JIN Sheng-zhen²

1.
The National Astronomical Observatories of the Chinese Academy of Sciences Beijing 100012;
2.
Graduate School of the Chinese Academy of Sciences Beijing 100012

摘要: 介绍了一种用单片FPGA实现的实时、多任务、高速图像处理系统。该系统承担着提高信噪比、压缩数据量、Stokes参数观测和仪器及观测模式控制等任务。针对一个星载系统,采用了核心逻辑片内冗余、设计了相应的冗余管理线路等可靠性设计技术,采用了放置片内测试和校验模块等可测性设计技术,使系统工作时钟达40 MHz,图像处理速率达100 Mbps。
- 预处理 /
- 检错和纠错 /
- 现场可编程门阵列 /
- 状态机
Abstract: A single-chip Field Programmable Gate Array(FPGA) Image pre-processing system is introduced. This system is used to complete a series of real-time, multi-task and high-speed image processing tasks, including improving image signal-to-noise ratios, compressing data volume, stokes parameters observation, instrument control and observation mode control, etc. As an on-board system, the reliability of the system is very important, so the core logic modules are redundant. Moreover, Built-in Testing(BIT) module and EDAC(Error Detection And Correction) module are also placed in FPGA. System clock was 40 MHz, and its images processing ratio attained to 100 MHz.
- pre-processing /
- error detection and correction /
- field programmable gate array /
- state machine

[1]	许佳鹏, 王长鑫, 颜俊伟, 蒋洪灿, 孙志朋, 孔洁, 千奕, 苏弘. CSR外靶径迹探测器的前端电子学升级 . 电子科技大学学报, 2023, 52(4): 562-567. doi: 10.12178/1001-0548.2022306
[2]	邹宁, 金杨超, 郭成, 陶杉, 宋海. 基于EMD的井中雷达信号预处理 . 电子科技大学学报, 2022, 51(6): 875-883. doi: 10.12178/1001-0548.2021379
[3]	杨帆, 李洋, 谭佳佳, 邵怀宗. 基于时隙捆绑预处理的LTE上行自适应传输 . 电子科技大学学报, 2017, 46(1): 15-20. doi: 10.3969/j.issn.1001-0548.2017.01.003
[4]	边奕心, 赵松, 杜军. 保持语义不变的C克隆代码预处理方法 . 电子科技大学学报, 2017, 46(6): 926-933. doi: 10.3969/j.issn.1001-0548.2017.06.023
[5]	范阿冬, 秦晓卫, 戴旭初. 基于矢量处理器的可编程并行MIMO检测器设计 . 电子科技大学学报, 2016, 45(3): 337-343. doi: 10.3969/j.issn.1001-0548.2016.02.004
[6]	李文昌, 万理, 阮爱武, 宋子健, 于敦山. 应用于不同类型FPGA的多模式调试系统 . 电子科技大学学报, 2014, 43(5): 685-690. doi: 10.3969/j.issn.1001-0548.2014.05.009
[7]	喻庆东, 周莉, 朱玥, 胡哲琨, 陈杰. 可编程的帧内预测器结构设计与实现 . 电子科技大学学报, 2012, 41(4): 605-610. doi: 10.3969/j.issn.1001-0548.2012.04.025
[8]	谢小东, 李平, 范雪, 李文昌, 李威. 支持双向布线结构的一种半定制PLC设计方法 . 电子科技大学学报, 2011, 40(6): 937-940. doi: 10.3969/j.issn.1001-0548.2011.06.025
[9]	任志刚, 黄廷祝, 李良. 混合有限元与矩量法模拟散射问题的预处理技术 . 电子科技大学学报, 2011, 40(6): 878-881. doi: 10.3969/j.issn.1001-0548.2011.06.014
[10]	李良, 黄廷祝. 对称不定线性系统的不定预处理技术 . 电子科技大学学报, 2011, 40(2): 288-291. doi: 10.3969/j.issn.1001-0548.2011.02.026
[11]	朱维乐, 钱贵锁, 杨刚, 陈伟. 高速整数开方电路的流水线设计 . 电子科技大学学报, 2008, 37(2): 229-231.
[12]	杨波, 徐渊, 朱明程, 李广军. 一种改进的遗传算法进化有限状态机 . 电子科技大学学报, 2007, 36(2): 196-198,209.
[13]	张海陵, 陈茄, 谭海云. 基于FPGA的模拟信号源系统设计 . 电子科技大学学报, 2006, 35(4): 461-463.
[14]	王林泉, 皮亦鸣, 陈晓宁, 肖欣. 基于FPGA的超高速FFT硬件实现 . 电子科技大学学报, 2005, 34(2): 152-155.
[15]	陈俊, 汪学刚. 高效实时的抽取滤波器的FPGA实现 . 电子科技大学学报, 2005, 34(6): 755-758.
[16]	郭志勇, 李广军. 基于FPGA的高精度数据采集滤波系统设计 . 电子科技大学学报, 2004, 33(3): 250-253.
[17]	陈新坤, 周东, 余敬东. Manchester编码器的FPGA设计与实现 . 电子科技大学学报, 2003, 32(3): 324-327.
[18]	吕幼新, 郑立岗, 王丽华. 基于多相滤波的宽带数字化接收机技术 . 电子科技大学学报, 2003, 32(2): 133-136.
[19]	黎文, 方伟, 朱维乐. 用于DVD的MPEG2实时解复用器的FPGA设计与实现 . 电子科技大学学报, 2000, 29(2): 118-121.
[20]	傅彦. 关于限制性手写体汉字预处理探索 . 电子科技大学学报, 1997, 26(3): 279-282.

WeChat

点击查看大图

计量

文章访问数: 3366
HTML全文浏览量: 100
PDF下载量: 67
被引次数: 0

基于FPGA的高速图像预处理系统设计

王宇舟¹,
金声震²

1. 中国科学院国家天文台北京 100012;

2. 中国科学院研究生院北京 100012

基金项目:

国家863计划资助项目

作者简介:
王宇舟(1971-),男,博士生,主要从事卫星有效载荷算机系统设计和空间光电测试等方面的研究.

收稿日期: 2003-07-15
刊出日期: 2005-02-15

中图分类号: TP.223

关键词:

摘要: 介绍了一种用单片FPGA实现的实时、多任务、高速图像处理系统。该系统承担着提高信噪比、压缩数据量、Stokes参数观测和仪器及观测模式控制等任务。针对一个星载系统,采用了核心逻辑片内冗余、设计了相应的冗余管理线路等可靠性设计技术,采用了放置片内测试和校验模块等可测性设计技术,使系统工作时钟达40 MHz,图像处理速率达100 Mbps。

English Abstract

王宇舟, 金声震. 基于FPGA的高速图像预处理系统设计[J]. 电子科技大学学报, 2005, 34(1): 12-15.

引用本文:

王宇舟, 金声震. 基于FPGA的高速图像预处理系统设计[J]. 电子科技大学学报, 2005, 34(1): 12-15.

WANG Yu-zhou, JIN Sheng-zhen. A FPGA-Base High-Speed Image Pre-Processing System Design[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(1): 12-15.

Citation:

WANG Yu-zhou, JIN Sheng-zhen. A FPGA-Base High-Speed Image Pre-Processing System Design[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(1): 12-15.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发