SOC芯片的Top-Down设计方法

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

SOC芯片的Top-Down设计方法

余翔, 熊光泽

文章导航 > 电子科技大学学报 > 2002 > 31(6): 585-589

余翔, 熊光泽. SOC芯片的Top-Down设计方法[J]. 电子科技大学学报, 2002, 31(6): 585-589.

引用本文:

余翔, 熊光泽. SOC芯片的Top-Down设计方法[J]. 电子科技大学学报, 2002, 31(6): 585-589.

Yu Xiang, Xiong Guangze. Top-Down Design Method for SOC Chips[J]. Journal of University of Electronic Science and Technology of China, 2002, 31(6): 585-589.

Citation:

Yu Xiang, Xiong Guangze. Top-Down Design Method for SOC Chips[J]. Journal of University of Electronic Science and Technology of China, 2002, 31(6): 585-589.

SOC芯片的Top-Down设计方法

余翔,
熊光泽

1.
电子科技大学计算机科学与工程学院成都 610054

基金项目:

全国博士后管理委员会博士后基金资助项目

作者简介:
余翔男 38岁博士后副教授

中图分类号: TN401;TN47

Top-Down Design Method for SOC Chips

1.
College of Computer Science and Engineering,UEST of China Chengdu 610054

摘要: 基于单芯片系统是电子技术发展的主流,可改变传统的系统软、硬件设计方法,介绍了单芯片系统的支撑技术——自顶向下设计方法的思想,讨论了其相关的信号处理系统设计自动化和软/硬件协同验证技术。结合GPRS终端数字基带处理器芯片设计,说明这一方法在单芯片设计中的应用。
- 单芯片系统 /
- 自顶向下设计方法 /
- GPRS终端数字基带处理器 /
- 软/硬件协同验证
Abstract: Current trends of electronic technologies suggest that embedded systems will be implemented on monolithic silicon chips. These constraints are forcing fundamental changes in the way we design software and hardware in SOCs. This article describes a novel top-down ASIC system design methodology and related technologies. Finally, we present our experience with using top-down approaches to design the digital base band chip of GPRS mobile phone.
- system on a chip /
- top-down design method /
- DBB chip of GPRS mobile phone /
- software/hardware co-verification

[1]	朱元江, 杨康, 鲍秋香, 徐宇, 蒋卫祥, 宋世千. 数字阵列宽带多波束发射设计与验证 . 电子科技大学学报, 2023, 52(6): 818-825. doi: 10.12178/1001-0548.2023077
[2]	周守利, 张景乐, 吴建敏, 郑骎, 王志宇. X波段宽带幅相多功能芯片设计 . 电子科技大学学报, 2020, 49(5): 680-689. doi: 10.12178/1001-0548.2019263
[3]	刘璟, 谢元禄, 霍长兴, 呼红阳, 张坤, 毕津顺, 刘明. 65 nm闪存芯片擦除时间退化的优化设计 . 电子科技大学学报, 2019, 48(4): 492-497. doi: 10.3969/j.issn.1001-0548.2019.04.003
[4]	范阿冬, 秦晓卫, 戴旭初. 基于矢量处理器的可编程并行MIMO检测器设计 . 电子科技大学学报, 2016, 45(3): 337-343. doi: 10.3969/j.issn.1001-0548.2016.02.004
[5]	王西超, 曹云峰, 庄丽葵, 刘兴华, 丁萌, 刘中杰. 面向复杂系统虚拟样机协同建模的方法研究 . 电子科技大学学报, 2013, 42(5): 648-655. doi: 10.3969/j.issn.1001-0548.2013.05.002
[6]	刘强, 马建国. 提高SoC硬件系统验证效率方法的综述 . 电子科技大学学报, 2013, 42(2): 162-170. doi: 10.3969/j.issn.1001-0548.2013.02.001
[7]	叶华, 武继刚. 软硬件协同设计复杂问题的计算模型和算法 . 电子科技大学学报, 2011, 40(3): 333-345. doi: 10.3969/j.issn.1001-0548.2011.03.002
[8]	刘莹, 谢拥军, 张勇. 车载集群通信系统“自顶向下”电磁兼容设计 . 电子科技大学学报, 2010, 39(5): 720-724. doi: 10.3969/j.issn.1001-0548.2010.05.016
[9]	李平, 廖永波, 阮爱武, 李威, 李文昌. SoC软硬件协同技术的FPGA芯片测试新方法 . 电子科技大学学报, 2009, 38(5): 716-720. doi: 10.3969/j.issn.1001-0548.2009.05.034
[10]	钱艺, 王沁, 吴巍, 刘金龙. 神经网络并行MIMD处理器的研究及实现 . 电子科技大学学报, 2008, 37(6): 904-907.
[11]	桑楠, 李保宇, 马红. 多处理器的节能调度算法 . 电子科技大学学报, 2008, 37(1): 116-119.
[12]	陈旭东, 朱清新, 廖勇, 匡平, 熊光泽. 一种非周期软实时系统的缓冲设计方法 . 电子科技大学学报, 2007, 36(3): 548-550.
[13]	韩亮, 李莺, 张馨, 陈杰. 高性能可重构DSP处理器的数据通路设计 . 电子科技大学学报, 2005, 34(2): 194-197.
[14]	李兴, 钱敬华, 魏波, 吴诗其. IMT-2000基带实时信道模拟器设计 . 电子科技大学学报, 2004, 33(4): 345-348.
[15]	徐创文, 穆玺清. 称重测控系统数据处理方法 . 电子科技大学学报, 2003, 32(1): 56-60.
[16]	杨玉平, 李允, 熊光泽. 移动终端浏览器的设计和实现 . 电子科技大学学报, 2003, 32(1): 71-75.
[17]	贺知明, 黄巍, 向敬成. 数字脉压时域与频域处理方法的对比研究 . 电子科技大学学报, 2002, 31(2): 120-124.
[18]	江雨燕. Web环境下的在线协同编辑系统设计与实现 . 电子科技大学学报, 2002, 31(6): 630-635.
[19]	韩蒙. 网络集中器的硬件设计 . 电子科技大学学报, 2001, 30(3): 284-286.
[20]	马金龙, 田福庸. 一种设计开关电容滤波器的系统方法 . 电子科技大学学报, 1998, 27(4): 385-389.

WeChat

点击查看大图

计量

文章访问数: 3328
HTML全文浏览量: 192
PDF下载量: 125
被引次数: 0

SOC芯片的Top-Down设计方法

余翔,
熊光泽

1. 电子科技大学计算机科学与工程学院成都 610054

基金项目:

全国博士后管理委员会博士后基金资助项目

作者简介:
余翔男 38岁博士后副教授

收稿日期: 2002-05-27
刊出日期: 2002-12-15

中图分类号: TN401;TN47

关键词:

摘要: 基于单芯片系统是电子技术发展的主流,可改变传统的系统软、硬件设计方法,介绍了单芯片系统的支撑技术——自顶向下设计方法的思想,讨论了其相关的信号处理系统设计自动化和软/硬件协同验证技术。结合GPRS终端数字基带处理器芯片设计,说明这一方法在单芯片设计中的应用。

English Abstract

余翔, 熊光泽. SOC芯片的Top-Down设计方法[J]. 电子科技大学学报, 2002, 31(6): 585-589.

引用本文:

余翔, 熊光泽. SOC芯片的Top-Down设计方法[J]. 电子科技大学学报, 2002, 31(6): 585-589.

Yu Xiang, Xiong Guangze. Top-Down Design Method for SOC Chips[J]. Journal of University of Electronic Science and Technology of China, 2002, 31(6): 585-589.

Citation:

Yu Xiang, Xiong Guangze. Top-Down Design Method for SOC Chips[J]. Journal of University of Electronic Science and Technology of China, 2002, 31(6): 585-589.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发