留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

锁相跳频源的极值相位裕量设计法

刘光祜

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.
引用本文: 刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.
Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.
Citation: Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

锁相跳频源的极值相位裕量设计法

基金项目: 

国防科工委预研基金项目

详细信息
    作者简介:

    刘光祜 男 55岁 硕士 教授

  • 中图分类号: TN911.8

Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin

计量
  • 文章访问数:  2974
  • HTML全文浏览量:  103
  • PDF下载量:  70
  • 被引次数: 0
出版历程
  • 收稿日期:  2001-07-17
  • 刊出日期:  2001-12-15

锁相跳频源的极值相位裕量设计法

    基金项目:

    国防科工委预研基金项目

    作者简介:

    刘光祜 男 55岁 硕士 教授

  • 中图分类号: TN911.8

摘要: 针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。

English Abstract

刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.
引用本文: 刘光祜. 锁相跳频源的极值相位裕量设计法[J]. 电子科技大学学报, 2001, 30(6): 551-554.
Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.
Citation: Liu Guanghu. Design of PLL Frequency Synthesizer by the Method of Extreme Value Phase Margin[J]. Journal of University of Electronic Science and Technology of China, 2001, 30(6): 551-554.

目录

    /

    返回文章
    返回