组合电路门时滞故障的可测性分析

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

组合电路门时滞故障的可测性分析

文章导航 > 电子科技大学学报 > 1999 > 28(1): 58-61

王勇, 陈光. 组合电路门时滞故障的可测性分析[J]. 电子科技大学学报, 1999, 28(1): 58-61.

引用本文:

王勇, 陈光. 组合电路门时滞故障的可测性分析[J]. 电子科技大学学报, 1999, 28(1): 58-61.

Wang Yong, Cheng Guangju. Analysis of Gate Delay Fault's Testability in Combinational Circuits[J]. Journal of University of Electronic Science and Technology of China, 1999, 28(1): 58-61.

Citation:

Wang Yong, Cheng Guangju. Analysis of Gate Delay Fault's Testability in Combinational Circuits[J]. Journal of University of Electronic Science and Technology of China, 1999, 28(1): 58-61.

组合电路门时滞故障的可测性分析

王勇,
陈光

1.
电子科技大学CAT室成都 610054

作者简介:
王勇男 32岁博士

中图分类号: TN407

Analysis of Gate Delay Fault's Testability in Combinational Circuits

1.
CAT Lab.,UEST of China Chengdu 610054

摘要: 根据时滞故障测试的特点,定义了一种门时滞故障的可测性测度(即上升沿和下降沿门时滞故障的可控制性和可观测性),并提出了相应的计算方法,为基于门时滞故障的电路可测性论计提供了理论依据。
- 门时滞故障 /
- 可测性测度 /
- 可控制性 /
- 可观测性
Abstract: According to the feature of the testing for gate delay faults, the testability measures of the gate delay faults are defined (the controllability and the observability of the gate delay faults in the rising or falling transition), and the method of computing these two measures are presented, which provides the quantitative criteria of design for testability of the gate delay faults.
- gate delay faults /
- testability measures /
- controllability /
- observability

[1]	AnthonyMackitz DZISOO, 任丽萍, 谢诗扬, 周雨薇, 黄健. 治疗性抗体可开发性评估研究进展 . 电子科技大学学报, 2021, 50(3): 476-480. doi: 10.12178/1001-0548.2021060
[2]	程静静, 樊瑛. 基于网络相似性测度的国际贸易产品分类 . 电子科技大学学报, 2021, 50(2): 303-310. doi: 10.12178/1001-0548.2020252
[3]	周坤, 黄天民, 阮艳丽. 模糊时滞系统的记忆状态反馈控制 . 电子科技大学学报, 2019, 48(4): 526-532. doi: 10.3969/j.issn.1001-0548.2019.04.008
[4]	杨燕, 王滨, 李翠, 何雨莲. 高可靠性OTP存储控制器 . 电子科技大学学报, 2019, 48(5): 722-727. doi: 10.3969/j.issn.1001-0548.2019.05.010
[5]	卢扬, 樊超, 韩筱璞, 荣智海. 签到行为的可预测性及影响因素分析 . 电子科技大学学报, 2015, 44(2): 163-171. doi: 10.3969/j.issn.1001-0548.2015.02.001
[6]	张勇实, 张乐君, 张健沛, 杨静, 国林, 夏磊. 基于QoS关联分析的分布式系统可生存性评估 . 电子科技大学学报, 2013, 42(1): 109-114. doi: 10.3969/j.issn.1001-0548.2013.01.023
[7]	焦程波, 郑辉, 黄宇. 互联网中网络时延与物理距离关联性分析 . 电子科技大学学报, 2012, 41(5): 781-786. doi: 10.3969/j.issn.1001-0548.2012.05.026
[8]	陈昌华, 尹健康, 李敬敏, 姚进. 具有嵌套性和自相关性的制造过程质量控制方法 . 电子科技大学学报, 2012, 41(6): 954-959. doi: 10.3969/j.issn.1001-0548.2012.06.027
[9]	朱维军, 邓淼磊, 周清雷, 张海宾. 扩展命题区间时序逻辑公式可满足性判定算法 . 电子科技大学学报, 2011, 40(5): 753-758. doi: 10.3969/j.issn.1001-0548.2011.05.023
[10]	肖峻, 廉晋, 谢康. 时变电磁场的相对性 . 电子科技大学学报, 2009, 38(5): 734-736. doi: 10.3969/j.issn.1001-0548.2009.05.038
[11]	罗岚, 秦志光, 万国根, 魏正耀. 分组密码算法认证运算模式的注记及可证安全性 . 电子科技大学学报, 2009, 38(4): 600-604. doi: 10.3969/j.issn.1001-0548.2009.04.029
[12]	葛一楠, 周驰岷, 易勇. 高速TCP拥塞控制算法的公平性改进 . 电子科技大学学报, 2008, 37(2): 270-273.
[13]	陈滨, 刘光祜, 张勇, 周正欧. 高保密性的时变参数混沌同步通信方法 . 电子科技大学学报, 2007, 36(2): 193-195.
[14]	张金林, 沈绪榜, 陈朝阳. SoC中IP核间互联总线完整性故障测试模型 . 电子科技大学学报, 2007, 36(3): 611-613,631.
[15]	肖继学, 陈光礻禹, 谢永乐. DF-FPDLMS自适应滤波器的可测性设计与测试 . 电子科技大学学报, 2007, 36(4): 740-743.
[16]	陈光宇, 黄锡滋, 唐小我. 故障树模块化分析系统可靠性 . 电子科技大学学报, 2006, 35(6): 989-992.
[17]	王家祥, 何信. 误差补偿和时滞辨识预测控制算法 . 电子科技大学学报, 2005, 34(6): 817-820.
[18]	陈滨, 刘光祜, 张勇. 时滞反馈混沌同步及其抗噪优越性 . 电子科技大学学报, 2005, 34(4): 452-455.
[19]	王伟钧, 陈琳. 关于单模可微平顶函数λ_P的唯一性 . 电子科技大学学报, 2002, 31(3): 320-324.
[20]	章小兵, 王勇, 陈光. 基于自由二元判决图转换的可测性优化方法 . 电子科技大学学报, 1997, 26(2): 171-174.

WeChat

点击查看大图

计量

文章访问数: 3387
HTML全文浏览量: 106
PDF下载量: 72
被引次数: 0

组合电路门时滞故障的可测性分析

王勇,
陈光

1. 电子科技大学CAT室成都 610054

作者简介:
王勇男 32岁博士

收稿日期: 1998-11-26
刊出日期: 1999-02-15

中图分类号: TN407

关键词:

摘要: 根据时滞故障测试的特点,定义了一种门时滞故障的可测性测度(即上升沿和下降沿门时滞故障的可控制性和可观测性),并提出了相应的计算方法,为基于门时滞故障的电路可测性论计提供了理论依据。

English Abstract

王勇, 陈光. 组合电路门时滞故障的可测性分析[J]. 电子科技大学学报, 1999, 28(1): 58-61.

引用本文:

王勇, 陈光. 组合电路门时滞故障的可测性分析[J]. 电子科技大学学报, 1999, 28(1): 58-61.

Wang Yong, Cheng Guangju. Analysis of Gate Delay Fault's Testability in Combinational Circuits[J]. Journal of University of Electronic Science and Technology of China, 1999, 28(1): 58-61.

Citation:

Wang Yong, Cheng Guangju. Analysis of Gate Delay Fault's Testability in Combinational Circuits[J]. Journal of University of Electronic Science and Technology of China, 1999, 28(1): 58-61.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发