ISSN 
-
PUF芯片指纹技术是一种新型的硬件安全原语，在电子信息产品合法身份认证领域具有广泛研究。目前国内外出现了许多种PUF芯片指纹电路结构，包括基于延时的仲裁器PUF[1]、环形振荡器PUF[2]以及基于分压的静态随机存储器(static radom access memory, SRAM)PUF[3]、电流镜PUF[4]等。这类PUF通过捕获芯片制造过程中器件和连线的随机工艺偏差，生成独一无二的指纹ID，用于标识不同的电子产品的合法身份。然而在噪声、温度、电压等因素的影响下，PUF的输出结果可能产生变化，限制了其在身份认证领域的应用。文献[5]提出通过降低电源电压来改善环形振荡器PUF稳定性，能起到一定的改善作用，但仍不能保证获得完全稳定的输出。文献[6]提出一种利用多组激励响应对(challenge-response pairs, CRPs)作为辅助数据的错误校正方案，然而辅助数据的存储与传输可能会对PUF的安全性产生影响。文献[7]通过采用具有微小偏差的电源电压上电来确定并剔除不稳定位，但筛选和剔除过程都需要额外的时间和成本。
PUF单元随机偏差的大小从根本上决定了PUF芯片指纹ID的稳定性，因此通过增大PUF单元的随机偏差是改善PUF稳定性最有效的方法之一。RRAM是一种新型非易失存储器件，其阻值分布具有较强的随机性，可以用来构建PUF对称单元增强其随机偏差。文献[8]研制了国际首款基于RRAM的可重配置PUF芯片，使用分裂阻值法极大提高了RRAM PUF的稳定性。文献[9]提出了一种基于模拟RRAM交叉阵列的RX-PUF，实现了20×20阵列的600 kb CRPs对RRAM PUF，采用SHA提高抗攻击能力。文献[10]利用RRAM写入速度差实现了比特错误率小于0.35%的RRAM PUF。然而现有的RRAM PUF也存在随机性不足，以及开关比较小导致读取错误率高等问题，同时多CRPs的强PUF面积开销和功耗开销都相对较大，不适合直接用作芯片指纹电路应用于身份认证领域。本文针对PUF指纹芯片应用需求，设计具有良好随机性和高开关比的RRAM器件，构建基于RRAM的PUF单元，实现基于RRAM的新型混合型PUF芯片。
-
采用RRAM器件构建PUF单元增强其随机偏差时，要求RRAM阻值分布范围宽，随机性好，同时开关比足够大，高低阻态易区分。为实现这一目标，文中引入了一种新型的石墨烯电极RRAM器件，结构如图1所示。器件为中心对称的山形结构，包括铝电极、铝氧化物阻变层、石墨烯薄膜电极、镍电极、二氧化硅/硅衬底。RRAM器件在实验室制备完成后，通过加−5 V RESET和+5 V SET电压分别配置到高阻态和低阻态，阻值转变过程如图2所示。
RRAM配置到不同状态后，在电极两端接0.1 V读取电压，通过测量电流来计算RRAM阻值。统计2 000个RRAM器件的高低阻值后计算累积概率分布，并与文献[8, 11]中其他两种典型RRAM进行比较，结果如图3所示。图中可以看出，3种RRAM都在高阻态分布更广，所以通常选取高阻态RRAM作为随机熵源。石墨烯电极RRAM的高阻态阻值范围约为108～1011 Ω，相比于其他两种RRAM的分布范围明显更广，是更好的随机源；同时其开关电阻比始终大于103，比其他两种RRAM要高2个数量级左右，存储稳定性更高。因此，采用石墨烯电极RRAM构建的PUF指纹芯片将具有更好的随机性和稳定性，同时外围电路可以更加简单，实现PUF功能的芯片面积和功耗开销更小。
图 1 石墨烯电极RRAM结构
图 2 RRAM RESET和SET过程
图 3 RRAM阻值累积概率分布对比
-
基于RRAM的混合型PUF单元结构如图4所示，包含一个6 T SRAM单元、两个RRAM单元以及由MOS开关构成的配置单元等。单元为对称结构，SRAM中MOS管PM1和PM2的阈值失配和两高阻态RRAM的阻值偏差共同作为随机熵源。每个单元外接三路电源信号PL1、PL2和PL3，两路控制信号CL1和CL2，以及两路地址选择信号SL1和SL2，输出端为BL1和BL2。当SL1置高时，RRAM单元被选中，此时将CL1和CL2置高，PL1上电时，两RRAM被配置到高阻；配置完成后，将SL1、SL2和CL2置高，其他置低，PL3上电即可生成初始值。利用RRAM可以对PUF初始值进行偏差放大。生成初始值后，将PL3保持上电，PL1接地，SL1和SL2置高，CL1和CL2置低，PL2上电时，初始值为高的一端RRAM被配置到低阻，初始值被放大后存储到RRAM中。偏差放大后，需要读取指纹值时，将SL1、SL2和CL2置高，其他置低，PL3上电即可进行读取。各阶段PUF单元接口输入信号时序图如图5所示。由于本文所采用的RRAM器件在高低阻态的阻值差极大，偏差放大后再读取时，PUF输出将完全由RRAM1和RAM2的高低组态决定，同时RRAM阻值受温度电压等因素影响极小，可保证指纹值的稳定读出。
图 4 PUF单元电路结构
图 5 PUF单元接口时序
本文分别对传统SRAM单元、同为高阻态RRAM的PUF单元、不同阻态RRAM的偏差放大PUF单元进行稳定性测试。测试条件分别为温度27 ℃、电源电压4.6～5.4 V、电源电压5 V、温度−40 ℃～100 ℃，在每种条件下对每个单元进行10000次蒙特卡洛仿真。并以电压5 V、温度27 ℃条件下的结果为参考值，计算了不同单元在不同条件下的比特错误率，结果如图6所示。可以看出，传统SRAM PUF单元在温度电压条件不变的情况下比特错误率仍不为0，这是由于各种噪声的存在引起的比特翻转，在温度和电压变化的情况下比特错误率会进一步增加。引入同阻态RRAM作为混合熵源后，PUF单元的稳定性在各种条件下都有所提升，但仍不能完全保证获得稳定的PUF指纹输出。采用不同阻态RRAM进一步对PUF进行偏差放大后，PUF单元在任何条件下都得到了完全稳定的输出。
图 6 不同环境下3种模式PUF单元的稳定性
-
混合型PUF芯片指纹电路整体结构如图7所示，主要包含PUF核与外围电路两大部分。PUF核包括SRAM阵列、RRAM阵列与配置电路。外围电路主要包含3部分，即PUF芯片控制电路、译码器以及灵敏放大器(sense amplifier, SA)。控制电路根据接收的输入信号，输出特定电源、控制和地址选择信号；译码器根据接收到的地址信号，通过SL1和SL2同时选中同一行SRAM和RRAM；配置电路接收CL2和CL2的控制信号，确定RRAM与SRAM的电路连接方式，实现对RRAM的阻值配置；每个灵敏放大器接收PUF单元两端信号，输出一位指纹值。
图 7 混合型PUF整体结构
混合型PUF芯片指纹电路包含3种工作模式：注册模式、读取模式与重构模式。模式切换与运行由控制电路实现，控制电路架构图如图8所示。输入模式选择信号被译码为3种不同的控制信号，内部控制单元根据控制信号执行RRAM初始化、偏差生成/读取、偏差放大操作，产生相应输出信号控制PUF运行。
注册模式为混合型PUF芯片出厂时的预操作模式。出厂时RRAM为高阻态，注册时控制电路执行PUF偏差生成/读取模块与偏差放大模块，实现指纹值的放大与稳定存储。读取模式为混合型PUF芯片的常规工作模式，芯片完成注册后，若需读取指纹值，控制电路将执行偏差生成/读取模块，根据偏差放大后PUF单元两端RRAM阻态高低读出指纹值。重构模式为指纹值暴露在风险环境后的安全更新模式。接收到重构信号后，控制单元首先执行RRAM初始化模块，将RRAM全部重新配置到高阻态，随后再次执行偏差生成/读取模块与偏差放大模块重新进行注册。由于噪声影响以及RRAM阻值在不同循环间的随机性，重构后读取时，PUF芯片会生成新的指纹ID。
-
本文在SMIC 0.35 μm工艺下搭建了可重构式混合型RRAM PUF芯片指纹电路，包含64个RRAM与SRAM单元构成的混合型PUF单元，可生成64位的芯片指纹ID。通过在Cadence中进行仿真分析，计算了PUF芯片功耗和面积，通过蒙特卡洛分析，让芯片在不同条件下产生指纹值，计算了芯片指纹值的随机性、唯一性和稳定性。
图 8 PUF控制电路架构
-
整个PUF芯片的面积约为7200 μm2。通过仿真可知，在电源电压为5 V、温度为27 ℃的条件下，单次注册过程能耗为0.5 nJ，单次读取过程能耗为96 pJ，单次重构过程能耗为1.2 nJ。芯片出厂后正常工作时，重构次数相对读取次数而言极少，故生成每比特指纹值的能耗可近似为2.5 pJ/bit。表1总结了混合RRAM PUF芯片各种性能的具体参数。
表 1 混合RRAM PUF芯片各性能参数值
性能 参数 工艺 0.35 μm CMOS 面积/μm2 7650 工作电压/V 4.6～5.4 工作温度/℃ −40～100 注册能耗@5 V，27 ℃/nJ 0.5 读取能耗@5 V，27 ℃/pJ 96 重构能耗@5 V，27 ℃/nJ 1.2 -
随机性测试用于验证芯片生成的指纹ID是否具有真正的随机性，对于基于RRAM的混合型PUF芯片，通过NIST随机性测试验证指纹值。表2展示了详细的NIST随机性测试结果，可以看出，所提出的混合型PUF芯片平均P_value始终大于0.01，通过了所有测试。这表明本芯片是理想的随机源。
表 2 混合型RRAM PUF芯片NIST随机性测试结果
Test item Stream
lengthNo. of
runsAvg.
P_valuePass
ratePass? Frequency 64 10 0.739918 10/10 YES Block frequency 64 10 0.739918 10/10 YES Cumulative sums 64 10 0.911413 10/10 YES Runs 64 10 0.350485 10/10 YES Longest run 64 10 0.739918 9/10 YES FTT 64 10 0.739918 10/10 YES Approximate entropy 64 10 0.213309 10/10 YES Serial 1 64 10 0.066882 10/10 YES Serial 2 64 10 0.350485 10/10 YES -
唯一性描述了芯片生成指纹ID的碰撞概率，通过芯片的片间汉明距离分布来进行衡量。为了衡量唯一性，仿真了10000块不同的PUF芯片，在27 ℃、5 V电压下产生指纹值，并计算这些指纹值的汉明距离，结果如图9所示。计算表明，本PUF芯片指纹电路的片间汉明距离为49.95%，方差为3.91%。这一结果与理想值50%非常接近，表明该芯片具有较为理想的唯一性。
图 9 混合型PUF芯片片间汉明距离分布
-
稳定性指PUF芯片在外界环境变化的情况下保持输出不变的能力。本文在电源电压5 V、温度27 ℃的条件下，对提出的PUF芯片指纹电路进行了100000蒙特卡洛分析。同时还在电源电压为4.6～5.4 V，温度−40 ℃～100 ℃的条件下进行了仿真，以27 ℃、5 V电压下第一次仿真的指纹值为标准，计算了温度电压变化条件下的比特错误率。为了验证本芯片指纹电路对PUF稳定性的提升，同时还搭建了64位SRAM PUF阵列，并在相同环境条件下生成芯片指纹值，计算了比特错误率并进行比较，结果如图10所示。可以看出，本文提出的64位混合型PUF芯片指纹电路可以有效消除系统噪声和电路不对称因素的影响，并在温度电压变化的条件下仍然保持了理想的100%稳定性。
图 10 不同环境SRAM与混合型PUF稳定性对比
表3对比了SRAM-RRAM混合型PUF与其他几种最新的典型芯片指纹PUF方案。可以看出，相对于其他PUF结构，混合型PUF具有最好的稳定性；相比于文献[12]中低开销的Inverter PUF，混合型PUF稳定性有显著提升；相比于文献[7]中具有高稳定性的SRAM PUF，混合型PUF无需额外筛选和剔除过程；相比于文献[13]中的Anti-fuse PUF，混合型PUF在能耗上降低了约70%，同时还具有可重构功能；相比于文献[8]中结构和功能类似的RRAM PUF，混合型PUF在能耗上降低了约50%。混合型PUF每比特指纹值的芯片面积相对较大，通过减小工艺尺寸，增加PUF生成的ID位数即可有效提升面积效率。
表 3 与其他典型芯片指纹PUF方案对比
-
本文从PUF稳定性和随机性问题出发，引入RRAM器件来增强PUF单元的随机偏差。通过具有高随机性高开关比的石墨烯电极RRAM器件，提升了RRAM PUF的整体性能，采用PUF偏差放大技术提高了PUF芯片指纹电路的唯一性和稳定性，通过设计混合RRAM PUF芯片的整体结构和工作模式，提高了PUF芯片指纹电路的可靠性和安全性。
A Hybrid Physical Unclonable Function for Chip Fingerprint Based on Graphene Electrode RRAM
-
摘要: 该文提出了一种基于阻变存储器(RRAM)的混合型物理不可克隆函数(PUF)芯片指纹电路。RRAM器件采用石墨烯电极、对称山型结构实现，具有阻值分布宽、开关比大的特点；通过引入对称RRAM阻值偏差作为PUF单元的随机熵源，提升PUF的唯一性；采用RRAM不同阻态阻值放大存储PUF单元初始偏差，提升PUF的稳定性；利用RRAM循环间随机性实现指纹ID的重构，提升PUF的安全性。混合型PUF芯片指纹电路在0.35 µm CMOS工艺下设计实现。仿真结果表明，PUF输出具有良好的稳定性与唯一性，标准温度电压下片间汉明距离为49.95%，同时温度在−40 ℃～100 ℃，电源电压在4.6 V～5.4 V范围内变化时，PUF比特错误率为0。Abstract: A resistive random access memory (RRAM)-based hybrid physical unclonable function (PUF) for chip fingerprint is described in this paper. The “E” shape central symmetrical RRAM uses graphene thin film as electrode layer, and has wide distribution of resistance and high on-off resistance ratio; the resistance variation of RRAM is introduced to PUF cell as an entropy source to improve the uniqueness of PUFs; the different resistance states of RRAM are used to amplify initial deviation of PUF cell and improve the stability of PUFs; the cycle-to-cycle variation of RRAM is utilized to reconstruct the chip ID and improve the security of PUFs. The proposed PUF is designed in a 0.35μm CMOS technology. Simulation results show that the proposed PUF has good characteristics of uniqueness and stability, the inter-chip hamming distance (HD) in normal conditions is 49.95%, and the bit error rate is zero when temperature varies from −40 ℃ to 100 ℃, and supply voltage changes from 4.6 V to 5.4 V.
-
Key words:
- chip fingerprint identification /
- hardware security /
- physical unclonable function /
- RRAM
-
表 1 混合RRAM PUF芯片各性能参数值
性能 参数 工艺 0.35 μm CMOS 面积/μm2 7650 工作电压/V 4.6～5.4 工作温度/℃ −40～100 注册能耗@5 V，27 ℃/nJ 0.5 读取能耗@5 V，27 ℃/pJ 96 重构能耗@5 V，27 ℃/nJ 1.2 
下载: 导出CSV
表 2 混合型RRAM PUF芯片NIST随机性测试结果
Test item Stream
lengthNo. of
runsAvg.
P_valuePass
ratePass? Frequency 64 10 0.739918 10/10 YES Block frequency 64 10 0.739918 10/10 YES Cumulative sums 64 10 0.911413 10/10 YES Runs 64 10 0.350485 10/10 YES Longest run 64 10 0.739918 9/10 YES FTT 64 10 0.739918 10/10 YES Approximate entropy 64 10 0.213309 10/10 YES Serial 1 64 10 0.066882 10/10 YES Serial 2 64 10 0.350485 10/10 YES
下载: 导出CSV
-
[1] LIN L, SRIVATHSA S, KRISHNAPPA D K, et al. Design and validation of arbiter-based pufs for sub-45-nm low-power security applications[J]. IEEE Transactions on Information Forensics and Security, 2012, 7(4): 1394-1403. doi: 10.1109/TIFS.2012.2195174 [2] LU Zhao-jun, LI Dong-fang, LIU hai-long, et al. An anti-electromagnetic attack PUF based on a configurable ring oscillator for wireless sensor networks[J]. Sensors, 2017, 17(9): 2118. doi: 10.3390/s17092118 [3] GUAJARDO J, KUMAR S S, SCHRIJEN G J, et al. FPGA intrinsic PUFs and their use for IP protection[J]. International Workshop on Cryptographic Hardware and Embedded Systems, 2007, 42(27): 63-80. [4] KUMAR R, BURLESON W. On design of a highly secure PUF based on non-linear current mirrors[C]//2014 IEEE International Symposium on Hardware-Oriented Security and Trust. Arlington: IEEE, 2014: 38-43. [5] SAUVAGYA R S, SUDEENDRA K, KAMALAKANTA M. A novel configurable ring oscillator PUF with improved reliability using reduced supply voltage[J]. Microprocessors and Microsystems, 2018, 60: 40-52. doi: 10.1016/j.micpro.2018.03.012 [6] SUN Kai, SHEN Yi-fei, LAO Ying-jie, et al. A new error correction scheme for physical unclonable function[C]//2018 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). Chengdu: IEEE, 2018: 374-377. [7] YIZHAK S, AVI M, OSNAT K, et al. A method to improve reliability in a 65-nm SRAM PUF array[J]. IEEE Solid-State Circuits Letters, 2018, 1(6): 138-141. doi: 10.1109/LSSC.2018.2879216 [8] PANG Ya-chuan, GAO Bin, WU dong, et al. A reconfigurable rram physically unclonable function utilizing post-process randomness source with <6×10−6 native bit error rate[C]//2019 IEEE International Solid-State Circuits Conference. San Francisco: IEEE, 2019: 402-403. [9] MAHMOODI M R, NILI H, STRUKOV D B. RX-PUF: Low power, dense, reliable, and resilient physically unclonable functions based on analog passive rram crossbar arrays[C]//2018 IEEE Symposium on VLSI Technology. Honolulu: IEEE, 2018: 99-100. [10] YANG Jian-guo, LI Xiong, WANG Tao, et al. A physically unclonable function with BER < 0.35% for secure chip authentication using write speed variation of RRAM[C]//2018 48th European Solid-State Device Research Conference. Dresden: IEEE, 2018: 54-57. [11] WEI Z, KANZAWA Y, ARITA K, et al. Highly reliable TaOx ReRAM and direct evidence of redox reaction mechanism[C]//2008 IEEE International Electron Devices Meeting. San Francisco: IEEE, 2008: 293-296. [12] LI Dai, YANG Kai-yuan. A 562F2 physically unclonable function with a zero-overhead stabilization scheme[C]//2019 IEEE International Solid-State Circuits Conference. San Francisco: IEEE, 2019: 400-401. [13] WU Meng-yi, YANG T H, CHEN Lun-chun, et al. A PUF scheme using competing oxide rupture with bit error rate approaching zero[C]//2018 IEEE International Solid-State Circuits Conference. San Francisco: IEEE, 2018: 130-132. -
点击查看大图
图(10) / 表(3)
计量
- 文章访问数: 4740
- HTML全文浏览量: 1454
- PDF下载量: 26
- 被引次数: 0
