二次谐波阻抗对功率器件输出性能有着较大的影响。二次谐波与基波同向时，电压上摆幅压缩，下摆幅增大，增大时域上电压与电流的重叠区域，会恶化器件的功率和效率；二次谐波与基波反向时，电压上摆幅增大，下摆幅压缩，减小时域上电压与电流的重叠区域，有利于改善器件的功率和效率。

由于本次研制的功率放大器的工作带宽相对较宽，并且2～3 GHz的二次谐波频率为4～6 GHz，正好位于所需工作频带的上频段。如果使用传统的连续B/J类功放模式，会使2～3 GHz的二次谐波阻抗位于Smith圆图的边缘，与管芯在4～6 GHz的基频阻抗相互矛盾，从而无法让晶体管发挥最大的性能优势。

为了解决这种二次谐波阻抗与基频阻抗相互矛盾的问题，本文采用了电阻电抗连续B/J类功放模式。这种模式可以让功放在具有一定输出功率的前提下，极大地拓展晶体管高效率的输出负载阻抗空间，使晶体管二次谐波阻抗可以与基频阻抗相互重叠，从而拓展高效率功放的工作带宽。

本文在传统的连续B/J类功放模式的电压波形表达式中添加一项辅助因子(λ+δcos(θ))，则此时晶体管在电流源参考平面的归一化电压波形表达式为：

式中，γ、λ和δ均为辅助因子，各参数因子的取值范围为−1<γ<1，0≤δ<1以及λ≥1。此时假设晶体管的漏极电流波形表达式为：

由式(1)和式(2)可得此时晶体管的阻抗空间，表示为：

式中，R_opt为B类晶体管的最优输出负载阻抗。

同时晶体管的漏极效率（DE）随着各参数的变化关系为：

可以看出，DE的变化取决于λ和δ的取值。

从传统的电阻电抗连续B/J类模式可以看出，当δ≠0时（此时λ=1），晶体管的二次谐波阻抗变为电阻性，并且可以出现二次谐波阻抗与基频阻抗重叠的情况，如图1a所示。其中，当DE>50%时，δ=0.36。此时可以通过增加λ的值，让二次谐波阻抗的覆盖面积变得更大，如图1b所示。以λ=1.2为例，当DE>50%时，δ=0.44。

图  1  漏极效率大于50%的电阻电抗连续B/J类模式基频和二次谐波阻抗空间

通过添加辅助因子使得晶体管高效率的二次谐波阻抗区域得到拓展，从而降低谐波阻抗匹配网络的设计难度，并且对于工作频率重叠的矛盾也能够得到一定的缓解。利用这种方法，可在2～3 GHz处选择λ和δ的值相对较大时的阻抗，从而使该频段的二次谐波阻抗尽可能地接近4～6 GHz的基频阻抗。而3～6 GHz的二次谐波阻抗则可以选择λ和δ的值相对较小时的阻抗，从而可以保持晶体管在整个工作频带内的高效率工作状态。

管芯是功率器件最核心的部分，本文选用中国电子科技集团公司第十三研究所研制的0.25 μm栅长GaN HEMT管芯。管芯的版图结构对器件性能有着十分重要的影响，综合考虑芯片的散热能力和器件性能，需要对管芯的栅漏间距、源漏间距以及衬底厚度进行优化设计。优化后芯片的单指栅宽为208 μm，栅指数为6，胞数为8，总栅宽为10 mm，芯片的外形尺寸为3.0 mm×0.7 mm，厚度为80 μm。管芯版图如图2所示。

图  2  GaN HEMT管芯版图

通过对10 mm管芯进行直流测试，GaN管芯源漏击穿电压大于150 V，保证了器件可以在28 V下可靠工作。在28 V漏源电压连续波工作条件下，管芯功率密度大于3.0 W/mm，为实现功率器件连续波输出功率大于100 W，通过计算选用的管芯总栅宽应大于34 mm。鉴于功率器件在工作时的热损耗、合成损耗以及插入损耗，本文采用4个10 mm栅宽的管芯实现并联结构。

管芯的栅极偏置电压选为−2.6 V，漏极的偏置电压28 V，使得放大器工作在B类模式。针对单指栅宽为208 μm，栅指数为6，胞数为2的2.5 mm宽芯片，选取2 GHz、3 GHz、4 GHz、5 GHz、6 GHz这5个频率点，采用芯片的大信号模型进行Load-Pull负载牵引仿真，得到的输出阻抗如表1所示。

输出阻抗采用电阻和电容并联进行等效，如图3所示。用集总模型对芯片输出阻抗进行拟合，得到2.5 mm管芯的输出等效电容C_p为1.15 pF，输出电阻R_p为37 Ω。晶体管的等效输出电阻与晶体管栅宽成反比，晶体管的等效输出电容与晶体管栅宽成正比，所以2个栅宽10 mm的芯片等效电容为9.2 pF，等效电阻为4.63 Ω。以该RC并联等效电路作为设计初值，进行输出匹配电路设计。

图  3  输出阻抗集总模型

由于器件阻抗位于低容性区，电感L₁、电感L₂与管芯等效电容CP在基频处产生谐振，将器件的电流源端面阻抗拉至实部阻抗。在Q点处加入偏置网络，C₁和C₂相差一个数量级的高容值电容，在起滤波作用的同时，对偏置电路的要求随之降低。整个输出匹配电路拓扑如图4所示。

图  4  输出匹配电路拓扑图

为对管芯的等效输出电阻R_p=4.63 Ω、并联电容C_p=9.2 pF进行匹配，首先通过改进并联LC调谐电路将阻抗匹配到Smith圆图实轴，并简化偏置网络的设计。再利用3节切比雪夫阻抗变换器匹配到50 Ω。输出匹配电路的反射系数和插损的仿真结果如图5所示。在2～6 GHz范围内，回波损耗优于10 dB，插损优于0.5 dB。

图  5  输出匹配电路仿真结果

宽带平衡式放大器由两只相同的放大器和一对Lange定向耦合器构成。利用该定向耦合器的隔离特性，宽带放大器的驻波和抗失配性能有效改善。

Lange耦合器的耦合度主要受微带线间距S、微带线宽度W和基片厚度H这3个参数的影响，耦合器的频率主要受耦合线长度L的影响。考虑到放大器最大的连续波输出功率超过150 W，介质基板的材料选为氮化铝AlN，厚度为0.762 mm，微带线宽度W需要大于60 μm，隔离电阻采用金刚石负载。对线宽、线间距优化设计之后的Lange耦合器版图如图6所示，其仿真结果如图7所示。耦合器在2～6 GHz频段内耦合度S₃₁为3.5 dB，带内波动小于±0.6 dB，输入输出驻波比小于1.2，满足功放设计需求。

图  6  Lange 耦合器版图

图  7  Lange 耦合器仿真结果

在内匹配总体拓扑电路确定的条件下，利用大栅宽HEMT芯片有源模型以及键合引线、电容等无源模型，结合内匹配合成技术及谐波平衡法进一步对整个器件进行路场协同全波仿真设计。电流源端面电压和电流的波形如图8所示。可以看出，电压波形与电流波形有一部分交叠，由于宽带每个频点并不能完全匹配，交叠部分会进一步扩大。但大电流和大电压基本上都相互交错，会降低晶体管自身的能耗，最终达到提高效率的目的。

图  8  电流源端面电压和电流的波形

本文研制的功率器件的输入匹配电路采用IPD工艺，输出功率合成电路采用介电常数为9.9、厚度为254 μm的Al₂O₃介质基板制作微带电路；Lange电桥采用介电常数为8.6、厚度为762 μm的AlN介质基板制作，Lange负载选用金刚石负载；电容采用厚度为0.2 mm、介电常数为80的钛酸锆（ZrTiO₄）陶瓷基片实现；电感采用直径30 μm的金丝实现。GaN HEMT管芯和金刚石负载采用熔点280 ℃的金锡焊料烧结，其余匹配电路及耦合器采用导电胶粘接。通过金丝键合工艺实现芯片与匹配电路间的连接；载板采用高导热率的铜钼铜材料，尺寸为22.5 mm×17.5 mm。器件实物如图9所示。

图10为功放的小信号S参数实测与仿真结果。功放在2～6 GHz范围内S₁₁优于−14 dB，如图10a所示，仿真结果和实测结果基本一致。S₂₁优于14 dB，如图10b所示，实测值相对于仿真值向低频偏移100 MHz，这主要是lange电桥的线宽和缝隙太小，加工精度不够导致。同时，实测小信号增益平坦度为±1 dB，大于仿真结果±0.5 dB，这是由于输入lange电桥的平衡电阻实际的寄生电容比仿真值更大， lange电桥的2、3端口输入驻波变差导致。

图  9  平衡式功放实物

图  10  小信号S参数实测与仿真结果

在漏极工作电压V_DS=28 V，栅极电压V_GS=−2.6 V，输入功率为P_in=41 dBm(12.6 W)时，功放采用连续波模式进行性能测试，在2～6 GHz范围内输出功率P_o大于50 dBm (100 W)，功率增益G_p大于9 dB，漏极效率DE大于45%，带内漏极效率最高可以达到60%，仿真及测试结果如图11所示。

图  11  输出功率、漏极效率仿真与实测结果

图11可以看出，输出功率的实测值低于仿真值0.4～0.5 dB，漏极效率的实测值低于仿真值4%～5%。这种现象产生的主要原因是在管芯模型中对热等效电路建立的模型与实际存在误差，且仿真参数是在理想条件下得出的，而功率器件实际工作的环境与理想条件存在差异。当器件工作在连续波条件下时，功放产生的一部分能量会以热量的形式散发，使管芯的结温升高、芯片的功率密度降低，导致输出功率和功率附加效率降低。

表2为本文研制的功放与已报道功放的性能对比。可以看出，所研制的功放在2～6 GHz频带范围内具有最高的输出功率和输出效率。相对于文献[8]，尽管本文研制的功放的效率略低，但具有更宽的工作带宽和更高的输出功率。而且，该功放采用平衡式结构，具有更高的抗负载失配比。

本文提出了一款基于自主研制的GaN HEMT芯片的宽带高效率平衡式功放，采用了电阻电抗连续B/J类功放模式，拓展了晶体管高效率的输出负载阻抗空间，实现了高效率宽带匹配结构设计。结合Lange耦合器设计，完成了GaN平衡式超宽带功率放大器的设计和实现。该放大器工作带宽为2～6 GHz，整个频带内输出功率大于100 W，漏极效率大于45%，具有更高的抗负载失配能力，可以满足无线通信及各工业领域对宽频带大功率器件的应用需求，具有广阔的应用前景。