留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

芯片动态门限静态功耗的优化技术

李先锐 葛海波 来新泉 李玉山

李先锐, 葛海波, 来新泉, 李玉山. 芯片动态门限静态功耗的优化技术[J]. 电子科技大学学报, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
引用本文: 李先锐, 葛海波, 来新泉, 李玉山. 芯片动态门限静态功耗的优化技术[J]. 电子科技大学学报, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
LI Xian-rui, GE Hai-bo, LAI Xin-quan, LI Yu-shan. Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold[J]. Journal of University of Electronic Science and Technology of China, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
Citation: LI Xian-rui, GE Hai-bo, LAI Xin-quan, LI Yu-shan. Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold[J]. Journal of University of Electronic Science and Technology of China, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030

芯片动态门限静态功耗的优化技术

doi: 10.3969/j.issn.1001-0548.2009.03.030
基金项目: 

国家部委重点预研项目(D1120060967,Y30306270105);教育部超高速电路与电磁兼容重点实验室专项项目(YZCB2008001)

详细信息
    作者简介:

    李先锐(1974-),女,博士生,主要从事数模混合集成电路低功耗设计方面的研究.

  • 中图分类号: TN710.9

Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold

计量
  • 文章访问数:  3298
  • HTML全文浏览量:  132
  • PDF下载量:  51
  • 被引次数: 0
出版历程
  • 收稿日期:  2008-07-08
  • 修回日期:  2009-02-26
  • 刊出日期:  2009-06-15

芯片动态门限静态功耗的优化技术

doi: 10.3969/j.issn.1001-0548.2009.03.030
    基金项目:

    国家部委重点预研项目(D1120060967,Y30306270105);教育部超高速电路与电磁兼容重点实验室专项项目(YZCB2008001)

    作者简介:

    李先锐(1974-),女,博士生,主要从事数模混合集成电路低功耗设计方面的研究.

  • 中图分类号: TN710.9

摘要: 提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度,利用静态时序分析其最大松弛裕度及邻节点松弛裕度特征,区分电路中的关键与非关键节点并分步调整其相应的阈值电压,从而有效地实现了对CMOS电路静态功耗的优化设计。基于ISCA85基准实验电路集,采用该技术和以往的算法进行了对比验证。结果表明,该算法在不降低静态功耗优化效率的同时,优化时间缩短了95%以上,适合于超大规模电路静态功耗优化。

English Abstract

李先锐, 葛海波, 来新泉, 李玉山. 芯片动态门限静态功耗的优化技术[J]. 电子科技大学学报, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
引用本文: 李先锐, 葛海波, 来新泉, 李玉山. 芯片动态门限静态功耗的优化技术[J]. 电子科技大学学报, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
LI Xian-rui, GE Hai-bo, LAI Xin-quan, LI Yu-shan. Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold[J]. Journal of University of Electronic Science and Technology of China, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030
Citation: LI Xian-rui, GE Hai-bo, LAI Xin-quan, LI Yu-shan. Optimization Techniques of Static Power Dissipation in Chip with Dynamical Threshold[J]. Journal of University of Electronic Science and Technology of China, 2009, 38(3): 443-446. doi: 10.3969/j.issn.1001-0548.2009.03.030

目录

    /

    返回文章
    返回