

一种高效率低电压3倍负压电荷泵的设计

徐骏宇, 高正平

(电子科技大学微电子与固体电子学院 成都 610054)

【摘要】根据正压电荷泵的理论推导出负压电荷泵的基本单元, 得出了低电压供电的2倍负压泵和为提高其效率而采取的一些优化方法。最后在2倍负压泵的基础上给出一个1.5V工作电压高性能3倍负压泵的设计实例。该3倍负压泵的设计经流片证明是成功的, 并且已经应用于量产产品中。

关键词 电荷泵; 3倍负压泵; 效率
中图分类号 TN492 **文献标识码** A

Design of High Efficient Low-Voltage Negative Voltage Tripler

XU Jun-yu, GAO Zheng-ping

(School of Microelectronics and Solid-State Electronics, UEST of China Chengdu 610054)

Abstract In this paper, the basic cells of negative charge pump are derived from the theory of positive charge pump, then the low power supply negative voltage doubler is designed and some optimizations are listed for high efficiency purpose. Finally a practical high efficient negative voltage tripler based on the negative voltage doubler for 1.5V power supply is designed and successfully applied in production.

Key words charge pump; negative voltage tripler; efficiency

1 电荷泵原理

电荷泵能够产生高于电源电位或者低于地电位的直流电压。电荷泵分为两类: 开关电容电荷泵和Dickson电荷泵^[1-7]。因采用N衬底P阱工艺实现, 故本文只讨论负压电荷泵。本节根据开关电容正压电荷泵的理论得到相应的负压电荷泵基本单元。本文所述的2倍和3倍电压是将最高供电电压作为参考电压而言。

负压泵核心电路如图1所示^[1]。P₁, P₂为PMOS管; C₁, C₂为电容; CLK1, CLK2为不重叠时钟信号; V_{DD}为供电电压。C₁和C₂上极板交替产生负电压。如果没有产生稳定电压的需要, 该电路是比较理想的。因为P₁和P₂不存在像Dickson电荷泵中的阈值损耗问题; 且衬底接V_{DD}保证了P₁和P₂中PN结反相偏置。但我们需要产生的是稳定的负电压, 这就需要一组时序开关管把C₁和C₂上极板的负电压交替输出。设计一组高性能的开关管是整个电荷泵设计的关键。因为输出负电压, 为了避免阈值损耗, 开关管选用NMOS管。但随着NMOS管的引入, 问题也随之而来: 由于不能保证NMOS管P阱电位为最低电位, 从而不能保证传输时NMOS管所有PN结都反相偏置。

一种解决方法可以根据参考文献[2]提出的针对正压泵的解决方法, 本文得到相应的负压泵的解决方法如图2所示。V_{in}为供电电压, V_{out}为负压输出。该方法通过使用两个电荷泵解决了NMOS开关管N₁中PN结正




图1 负压泵核心电路

收稿日期: 2004-10-25

作者简介: 徐骏宇(1980-), 男, 硕士, 主要从事超大规模集成电路设计方面的研究。

向偏压问题, 但NMOS开关管 N_2 中PN结正向偏压问题仍未解决。

另一种解决方法如图3所示^[2], 其通过NMOS管 N_3 和 N_4 选择最低电位接入NMOS管 N_1 和 N_2 的衬底, 这避免了 N_1 和 N_2 中PN结正向偏压, 但 N_3 和 N_4 中PN结正向偏压问题仍未解决。

文献[2, 3]中的方法都需要增加额外的电路, 且无法完全避免PN结正向偏压问题。本文从应用的角度出发, 提出一种简单实用的方法, 最大限度减小NMOS开关管中PN结正向偏压问题给负压电荷泵正常工作带来的影响。




图2 用两个电荷泵输出稳定电压




图3 衬底选择最高电位




图4 2倍负压泵

2 2倍负压泵的设计及优化

针对参考文献[4], 将其中2倍正压泵稍加改进得到的2倍负压泵电路, 如图4所示。图4中, PMOS管 P_1 , P_2 和电容 C_1 , C_2 构成一个电荷泵, 作用是提供NMOS开关管 N_1 和 N_2 的开启和截至动作的栅极电压, 所以 C_1 和 C_2 的值可以很小; PMOS管 P_3 , P_4 和电容 C_3 , C_4 构成另一个电荷泵。产生的负压通过NMOS开关管 N_1 , N_2 输出, 通过控制 N_1 和 N_2 开关动作顺序就可以产生稳定的输出负压。电容 C_{out} 作用是平滑输出电压。下面就2倍负压泵关键部分的设计和优化做详细讨论。

2.1 NMOS开关管

NMOS开关管的wafer剖面图以及寄生电路图如图5所示^[3]。要完全消除寄生晶体管 M_1 、 M_2 和 M_3 , 必须让P阱接最低电位。文献[2, 3]为了消除寄生晶体管(即避免PN结正向偏压)而提出了不同的解决方法, 但是都没有解决所有的开关管的寄生晶体管问题。




图5 NMOS开关管剖面图及寄生电路图




图6 NMOS开关管D、B相连时的寄生电路图

下面讨论P阱B和漏极D相连的寄生电路情况, 因为N衬底接最高电位, 又由于漏极D和源极S分别接电容, 所以NMOS开关管的寄生电路可以简化为图6所示。

观察图4和图6, 可以知道 N_1 导通时, 也是 C_3 下极板放电且上极板产生负电压的时候。如果这时 N_1 中B点电位比S点电位高, 寄生二极管 D_1 导通, 从而使 C_3 的上极板产生不理想的负压, 使电荷泵效率下降。要使 C_3 的上极板产生较理想的负压, 就必须使 C_3 下极板放电速度要远远大于 N_1 中B点向S点放电的速度。实现这种功能, 只要使驱动CLK的NMOS下拉管尺寸远远大于NMOS开关管尺寸就可以了。

2.2 时钟信号

从图4电荷泵的结构可知, 不重叠的CLK1和CLK2对保证电荷泵正常工作是非常重要的, 负压电荷泵的不重叠时钟信号可以由图7所示的方法实现, CLK为电荷泵的工作时钟。

由2.1节的分析可知, 提高CLK1和CLK2的边沿垂直度可以提高 C_3 下极板放电速度。提高时钟信号的边沿垂直度在低电压、集成电容非常小的设计中, 对提高电荷泵工作性能是非常有利的。所以可以在图7的基础上增加一个施密特触发器(图中标识为SMIT), 如图8所示。




图7 不重叠时钟信号




图8 边沿垂直的不重叠时钟信号

2.3 电平转换电路

图4中, N_1 和 N_2 的栅极控制电压逻辑摆幅是 $-1.5\sim 0$ V; N_1 和 N_2 导通时其栅极电压为0 V。如可以使 N_1 和 N_2 的栅极控制电压逻辑摆幅为 $-1.5\sim 1.5$ V, 即让 N_1 和 N_2 导通时的栅极电压为1.5 V, 则可大大降低 N_1 和 N_2 的导通电阻, 从而提高电荷泵的工作效率。负压电荷泵的电平转换电路^[4]如图9所示。图中输出电压 V_{con1} 用来控制图4中 N_1 的栅极, V_{out} 为2倍负压泵的输出负压。用CLK1作为电平转换电路的输入, 这可以保证在 C_3 上极板产生负压时 N_1 管才导通。控制 N_2 的栅极的电平转换电路和图9基本一样, 只要把图9中CLK1换成CLK2, N_2 的栅极控制电压为 V_{con2} 。




图9 电平转换电路




图10 低电压高效率2倍负压泵框图

2.4 高性能2倍负压泵实现及仿真

由以上的分析可以设计出适合于低供电电压、高效率的2倍负压泵, 其整体框图如图10所示。

对图10所示的电荷泵和图3所示的电荷泵进行SPICE仿真, 工作时钟CLK频率为8 kHz。仿真结果如图11所示。图11所示的曲线1为图3的SPICE仿真结果; 曲线2为图10的SPICE仿真结果。从仿真结果看, 曲线1的负压输出幅度和平稳度(线粗)都不如曲线2。




图11 2倍负压泵的SPICE仿真结果




图12 3倍负压泵的功能框图

3 3倍负压泵的设计及流片结果

由图10所示的2倍负压泵可以得到3倍负压泵的功能框图, 如图12所示, 3倍负压泵主体是两个2倍负压泵的级联。电平转换电路降低开关管的导通电阻, 2倍负压泵1和2倍负压泵2用统一的时钟, V_{DOUT} 和 V_{TOUT} 分别为2倍负压输出和3倍负压输出。

图12所示的3倍负压泵的SPICE仿真结果如图13所示。

本文所述的3倍负压泵的设计,已经实现于 $1.5\ \mu\text{m}$ 、N衬底、P阱Al栅CMOS工艺。该电荷泵已经成功应用于 $1.5\ \text{V}$ 供电电压、需要驱动液晶显示电路的量产产品中。图14所示的是一个工作电压为 $1.5\ \text{V}$ 的液晶表产品芯片的拍照,照片中画圆圈部分为电荷泵电路。测试其负压输出,其2倍负压和3倍负压分别达到了 $-1.50\ \text{V}$ 和 $-2.99\ \text{V}$ 。




图13 3倍负压泵的SPICE仿真结果




图14 带电荷泵产品芯片拍照

4 结论

NMOS开关管的性能决定了负压泵的工作效率。本文分析了NMOS开关管如何影响负压泵的工作效率,提出了一种简单实用的方法减小NMOS开关管中PN结正向偏置的影响:调整驱动时钟信号的下拉NMOS管的尺寸和NMOS开关管的尺寸比例,提高不重叠时钟信号的边沿垂直度。同时通过引入电平转换电路降低开关管的导通电阻。仿真和流片结果都证明这些措施可以显著提高电荷泵的工作效率。

本设计得到了珠海南科集团的大力支持,在此特表谢忱。

参 考 文 献

- [1] Nakagome Y, Tanaka H, Takeuchi K, et al. An experimental 1.5-V 64-Mb DRAM[J]. IEEE Journal of Solid State Circuits, 1991, 26(4): 465-472
- [2] Cho T B, Gray P R. A 10-bit, 20 MS/s, 35 mW pipeline A/D converter[C]. In: Custom Integrated Circuits Conference. Proceedings of the IEEE 1994. San Diego, CA USA: IEEE, 1994. 499-502
- [3] Pierre F, Philippe D, Declercq M J. A new high efficiency CMOS voltage doubler[C]. In: Custom Integrated Circuits Conference. Proceedings of the IEEE 1997. Santa Clara, CA USA: IEEE, 1997. 256-262
- [4] Pierre F, Philippe D, Declercq M J. A high-efficiency CMOS voltage doubler[J]. IEEE Journal of Solid-State Circuits, 1998, 33(3): 410-416
- [5] Dickson J F. On-chip high-voltage generation in NMOS integrated circuits using an improved voltage multiplier technique[J]. IEEE Journal of Solid-State Circuits, 1976, 11(3): 374-378
- [6] Wu Jieh-Tsotng, Chang Kuen-Long. MOS charge pumps for low-voltage operation[J]. IEEE Journal of Solid-State Circuits, 1998, 33(4): 592-597
- [7] Ker Ming-Dou, Chen Shih-Lun, Tsai Chia-Sheng. A new charge pump circuit dealing with gate-oxide reliability issue in low-voltage processes[C]. In: Circuits and Systems ISCAS' 04. Proceedings of the 2004 International Symposium on. IEEE, 2004: 321-324

编辑 徐安玉