

用于802.11p的低功耗紧凑型FFT处理器的研究

曹晓东，石寅，张雪莲，张强

(中国科学院半导体研究所 北京 海淀区 100083)

【摘要】符合802.11p协议标准的基带与射频芯片是车载无线宽带通信系统的核心，其性能直接决定了车载无线宽带通信系统的性能。快速傅里叶变换(FFT)处理器是决定无线基带芯片性能的核心电路，该文通过分析FFT算法的特点，设计了一种用于802.11p的低功耗紧凑型64点处理器。该FFT处理器采用块浮点运算技术与单蝶形并行结构，极大地提高了FFT处理器的数据运算精度与运算速度。

关 键 词 802.11p; 快速傅里叶变换; 智能交通; 车载无线通信系统

中图分类号 TN14

文献标志码 A doi:10.3969/j.issn.1001-0548.2015.05.007

Research on Energy-Efficient Compact FFT Processor for 802.11p

CAO Xiao-dong, SHI Yin, ZHANG Xue-lian, and ZHANG Qiang

(Institute of Semiconductors, Chinese Academy of Sciences Haidian Beijing 100083)

Abstract The 802.11p protocol standard baseband and RF chip are the core of the vehicle wireless broadband communication system, and their performances directly determine the performance of the vehicle wireless broadband communication system. Fast Fourier transform processor is the core circuit which determines the performance of wireless baseband chip. In this paper, a low power compact 64-point processor for 802.11p is designed through the analysis of the characteristics of FFT algorithm. The block floating-point operations and single butterfly parallel structure are used and greatly improves the operation accuracy and operation speed of the FFT processor.

Key words 802.11p; FFT; intelligent transportation; vehicle wireless communication system

随着车辆的增多，交通安全与城市拥堵成为了亟待解决的社会问题。由车载系统和路边单元构成的车联网系统，可以通过路面信息广播、自适应导航、不停车收费等技术，提高车辆行驶的安全性和交通效率，进而减少能耗、降低环境污染。随着车联网技术的发展与应用，基于802.11p/1609系列协议的车载无线宽带通信器件与系统的研究也得到了飞速的发展。符合802.11p协议标准的基带与射频芯片是车载无线宽带通信系统的核心，其性能直接决定了车载无线宽带通信系统的性能。FFT处理器是决定无线基带芯片性能的核心电路，因此研究高精度、低功耗、小面积的高性能FFT处理器对于开发高性能的车载无线宽带通信系统具有重要的意义。

快速傅里叶变换(FFT)是一种用于时域信号相位和频率成份分析的数字信号处理技术，该算法通过对离散傅里叶变换(DFT)进行递归分解为基本变换使其应用具有了可行性^[1]。FFT在数字通信、生物

医学信号处理、图像处理、多媒体广播、频谱分析与测量等领域得到了广泛的应用^[2]。基于802.11p/1609系列协议的车载无线宽带通信系统采用正交频分复用(OFDM)技术，FFT处理器作为OFDM系统的核心功能电路而被用作调制器与解调器^[3-10]。由于FFT处理器占用了OFDM基带处理器的绝大部分面积与功耗，设计一个低功耗紧凑型的FFT处理器可以有效提高OFDM基带处理器的性能。目前主流FFT处理器主要有基于存储器结构的FFT处理器^[11-13]、流水结构FFT处理器^[14-16]、阵列结构FFT处理器^[17]和基于高速缓冲存储器结构的FFT处理器^[18]。基于高速缓冲存储器结构FFT处理器与基于存储器结构FFT处理器的结构相似，只是在处理单元和存储器之间增加了高速缓冲存储器。由于高速缓存比主存储器小，因此其读写速度比主存储器快且每次访问所需的功耗也比主存储器低，在一定程度上提高了FFT处理器的性能。

收稿日期：2014-04-22；修回日期：2015-06-09

基金项目：国家重大科技专项(2009ZX01031-002-002)

作者简介：曹晓东(1980-)，男，博士，副研究员，主要从事SoC、数模混合集成电路方面的研究。

本文通过分析FFT算法的特点, 设计了一种用于802.11p的基于高速缓冲存储器结构的低功耗紧凑型64点FFT处理器。随着基数的提高, 蝶形运算的控制和数据流的复杂度会迅速增加, 并严重影响所实现FFT处理器的性能提高, 故该FFT处理器采用基-4时间抽取(decimation-in-time)FFT算法。

1 系统指标

IEEE 802.11p是在IEEE 802.11a协议的基础上发展出来的无线标准, 其物理层由数据扰码器、数据解扰器、调制器、解调器、卷积编码器、数据交织器、解交织器、Viterbi解码器和64点FFT/IFFT处理器构成。为了保证高机动车辆的数据通信, IEEE 802.11p信号的带宽由802.11a的20 MHz降为10 MHz、数据速率降为3~27 Mbps、OFDM符号持续时间8 μ s、保护间隔1.6 μ s。表1为IEEE 802.11p物理层和IEEE 802.11a物理层的主要参数对比。

表1 IEEE 802.11p物理层和IEEE 802.11a物理层参数对比

参数	802.11a	802.11p
比特率	6 9 12 18 24 36 48 54	3 4 5 6
调制方式	BPSK QPSK 16QAM 64QAM	BPSK QPSK 16QAM 64QAM
码率	1/2 1/3 1/4	1/2 1/3 1/4
子载波数	52	52
符号时间/ μ s	4	8
保护时间/ μ s	0.8	1.6
FFT周期/ μ s	3.2	6.4
前导码时间/ μ s	16	32
子载波频率空间/MHz	0.312 5	0.156 25
带宽/MHz	20	10

按照IEEE 802.11p协议, 一次FFT运算需要在8 μ s内完成, 采用传统的Cooley-Tukey基-2 FFT算法计算64点FFT需要192个复数蝶形运算, 每次蝶形运算需要在41.6 ns内完成, 而采用基-4FFT算法计算64点FFT需要48个蝶形运算, 每次蝶形运算需要在166.7 ns内完成, 因此采用基-2 FFT算法和基-4 FFT算法时蝶形运算单元所需的时钟频率将分别为24 MHz和6 MHz。

2 FFT算法分析

DFT算法是分析有限长序列的理论分析工具, 也是数字信号处理的最重要的算法之一, 其在时域和频域均为离散信号。N点DFT运算表示为:

$$X[k] = \sum_{n=0}^N x[n]W_N^{nk} \quad (1)$$

式中, $k=0,1,\dots,N-1$; 旋转因子 $W_N = e^{-j2\pi/N}$ 。N点离散傅里叶变换需要 N^2 个复数乘法和 $N(N-1)$ 复数加法, 在N较大时DFT需要占用较大的面积与功耗。为了提高DFT的运算效率, 利用旋转因子 W_N 的对称性、周期性和可约性, 将N点输入DFT运算分解为较短序列的DFT运算。FFT算法通过对离散傅里叶变换进行递归分解为基本运算单元。

设 $N=L\times M$, L和M为整数。式(1)中的n和k可以分别表示为:

$$k = k_1 L + k_0 \quad (2)$$

式中, $k_0=0,1,\dots,L-1$; $k_1=0,1,\dots,M-1$ 。

$$n = n_1 M + n_0 \quad (3)$$

式中, $n_0=0,1,\dots,M-1$; $n_1=0,1,\dots,L-1$ 。

式(1)的N点输入DFT运算分解为长度为L点和M点较短序列的DFT运算, 分解结果表示为:

$$X(k_1, k_0) = \sum_{n_0=0}^{M-1} \sum_{n_1=0}^{L-1} A(n_1, n_0) W_N^{k(n_1 M + n_0)} = \\ \underbrace{\sum_{n_0=0}^{M-1} \left(\underbrace{\sum_{n_1=0}^{L-1} A(n_1, n_0) W_L^{k_0 n_1}}_{L\text{点DFT}} \right) \underbrace{W_L^{k_0 n_0}}_{\text{旋转因子}}}_{M\text{点DFT}} W_M^{k_1 n_0} \quad (4)$$

通过将式(1)的N点输入DFT运算分解为式(4)的长度为L点和M点较短序列DFT运算, 可以将乘法运算次数和加法运算次数分别从 N^2 和 $N(N-1)$ 减少为 $N(M+L+1)$ 和 $N(M+L-2)$, 由此可见, 通过对N点输入DFT分解可以极大地减少所需的运算次数。Cooley-Tukey FFT算法的基数越高, 所需要的运算量就越低^[18], 但当基数超过4时蝶形运算的控制和数据流的复杂度会迅速增加, 从而严重影响了所实现FFT处理器的性能提高, 这使得基-2 FFT算法和基-4 FFT算法成为最普遍应用的FFT算法。

2.1 基-2 FFT算法

基-2 FFT算法先将输入序列 $x(n)$ 按照n的奇偶分为两组, 然后通过变量置换, 利用 W_N 的周期特性, 得到N点的蝶形运算公式为:

$$\begin{cases} X(k) = X_1(k) + W_N^k X_2(k) \\ X\left(k + \frac{N}{2}\right) = X_1(k) - W_N^k X_2(k) \end{cases} \quad (5)$$

式中, $k=0,1,2,\dots,N/2-1$; $X_1(k) = \sum_{r=0}^{\frac{N}{2}-1} x(2r)W_{N/2}^{rk}$;

$X_2(k) = \sum_{r=0}^{\frac{N}{2}-1} x(2r+1)W_{N/2}^{rk}$; $N=2^M$ 且M为整数。N点

序列的原始DFT算法需要 N^2 次复数乘法和 $N(N-1)$ 次复数加法,由式(5)可以看出,在基-2算法中,每个蝶形运算单元需要进行1次复数乘法和2次复数加法, N 点序列的基-2 FFT算法需要 $(N\log_2 N)/2$ 次复数乘法和 $N\log_2 N$ 次复数加法。

2.2 基-4 FFT算法

基-4 FFT算法可对序列长度 N 为4的整数次幂的序列进行运算,与基-2 FFT算法的相似,基-4 FFT算法通过短序列的DFT来表示长序列的DFT来减少运算次数。由式(4)可以推导4点FFT公式为:

$$\begin{aligned} X(k) = & \sum_{n_0=0}^3 \sum_{n_1=0}^{L-1} x[4n_1 + n_0] W_N^{k(4n_1+n_0)} = \\ & \sum_{n_0=0}^3 \left(\left(\sum_{n_1=0}^{L-1} x[4n_1 + n_0] W_L^{k_1 n_1} \right) W_N^{k_1 n_0} \right) W_4^{k_0 n_0} \end{aligned} \quad (6)$$

式中, $N=4 \times L$; $K=L \times k_0 + k_1$; $k_0=0,1,2,3$; $k_1=0,1,2,\dots,L-1$,且 L 为整数。由式(6)可知首先对输入信号矩阵的行进行 L 点DFT运算,将得到的 L 点DFT矩阵中的每一项都乘上旋转因子,再对该矩阵按列做4点的DFT运算,就实现一个按行排序的基-4 FFT运算结果矩阵,该 N 点基-4 FFT算法的矩阵变换过程如下:

$$\begin{aligned} & \begin{pmatrix} x[0] & x[4] & \cdots & x[N-4] \\ x[1] & x[5] & \cdots & x[N-3] \\ x[2] & x[6] & \cdots & x[N-2] \\ x[3] & x[7] & \cdots & x[N-1] \end{pmatrix} \xrightarrow{\text{行DFT}} \\ & \begin{pmatrix} X_{0,0} & X_{0,1} & \cdots & X_{0,L-1} \\ X_{1,0} & X_{1,1} & \cdots & X_{1,L-1} \\ X_{2,0} & X_{2,1} & \cdots & X_{2,L-1} \\ X_{3,0} & X_{3,1} & \cdots & X_{3,L-1} \end{pmatrix} \times \text{旋转因子 } W_N^{k_1 n_1} \\ & \begin{pmatrix} X_{0,0}W_N^{0 \cdot 0} & X_{0,1}W_N^{1 \cdot 0} & \cdots & X_{0,L-1}W_N^{(L-1) \cdot 0} \\ X_{1,0}W_N^{0 \cdot 1} & X_{1,1}W_N^{1 \cdot 1} & \cdots & X_{1,L-1}W_N^{(L-1) \cdot 1} \\ X_{2,0}W_N^{0 \cdot 2} & X_{2,1}W_N^{1 \cdot 2} & \cdots & X_{2,L-1}W_N^{(L-1) \cdot 2} \\ X_{3,0}W_N^{0 \cdot 3} & X_{3,1}W_N^{1 \cdot 3} & \cdots & X_{3,L-1}W_N^{(L-1) \cdot 3} \end{pmatrix} \\ & \xrightarrow{\text{列DFT}} \begin{pmatrix} X[0] & X[1] & \cdots & X[L-1] \\ X[L] & X[L+1] & \cdots & X[2L-1] \\ X[2L] & X[2L+1] & \cdots & X[3L-1] \\ X[3L] & X[3L+1] & \cdots & X[N-1] \end{pmatrix} \end{aligned}$$

式(6)的 L 点DFT运算可以进一步分解为4点DFT运算和 $L/4$ 点DFT运算,分解得到的 $L/4$ 点运算又可以进一步分解为4点DFT运算和 $L/16$ 点DFT运算,如此循环下去直到每个序列的长度为4为止。 N 点序列的基-4 FFT处理器中的每个蝶形运算单元需要3次复数乘法和8次复数加法,因此 N 点序列的基-4 FFT运算共需要 $(3N\log_2 N)/8$ 次复数乘法和 $N\log_2 N$ 次复数加

法。复数乘法在FFT处理器硬件实现中占用了大量的面积与功耗,因此减少复数乘法运算成为提高FFT处理器性能的一个重要途径。 N 点序列的基-4 FFT算法需要的复数乘法比基-2 FFT算法需要的复数乘法减少了25%,从而有效地提高了FFT处理器的性能。

3 基-4 FFT处理器的设计与实现

符合802.11p协议标准的基带芯片采用64点FFT处理器,根据前面的分析可知,该处理器可以采用三级基-4运算完成,且本文设计采用时间抽取(DIT)、倒序输入、顺序输出的FFT处理器结构。FFT处理器的结构框图如图1所示,其主要由蝶形运算单元、旋转因子ROM、顺序调整模块、控制模块以及随机访问存储器(RAM)构成。




图1 FFT处理器的结构框图

定点运算的电路结构简单且运算速度较快,但是由于定点运算的小数点位置固定导致了定点运算的动态范围小且容易产生溢出。浮点运算的动态范围大、不易产生溢出,但是浮点运算运算速度慢、实现复杂且实现成本较高。块浮点运算具有比定点运算更高的运算精度,比浮点运算更快的运算速度,且其实现复杂度与成本介于定点运算和浮点运算之间,因此本文FFT处理器采用块浮点运算实现数据运算。

控制模块用于生成蝶形运算单元所需旋转因子ROM的地址和数据RAM的地址并控制各个单元的工作时序。FFT处理器存储单元采用两个并行的双口RAM,在控制单元生成的控制信号放入控制下,数据流在两个RAM之间无延迟地交替存入与读出。在控制单元的控制下,FFT处理器开始接收数据并存储到第一个RAM中,接收完一组数据后控制单元产生第一个RAM和旋转因子ROM的读取数据地址和读使能信号同时向第二个RAM写入数据,第一个

RAM中的数据被读出后被分成4路并行数据和从旋转因子ROM中读出的数据一起送到蝶形运算单元进行运算, 蝶形运算的中间结果不断写回RAM, 从而减少所需的硬件资源。

4 FFT处理器性能仿真与分析

本文通过分析FFT算法的特点, 设计了一个64点输入的基-4 FFT处理器, 通过向该FFT处理器输入一个64点的三频率时域信号, 可以得到三频率时域信号的频谱图。向FFT处理器输入三频率信号 $x = \cos\left(\frac{2\pi}{3}t\right) + \cos\left(\frac{2\pi}{5}t\right) + \cos\left(\frac{2\pi}{7}t\right)$ 时, 可以得到该三频率信号的频谱图如图2所示。




图2 三频率信号波形及其64点基-4 FFT频谱图

5 结 论

FFT处理器是决定无线基带芯片性能的核心电路, 其性能直接决定了车载无线宽带通信系统的性能。本文通过分析802.11p协议标准和FFT算法的特点, 设计了一种用于802.11p的低功耗紧凑型64点FFT处理器。该FFT处理器采用采用块浮点运算技术与单蝶形4路并行结构, 在保证较低设计复杂度与成本的情况下极大地提高了FFT处理器数据运算精度与运算速度。仿真结果显示, 该FFT处理器具有较高的数据运算精度与运算速度, 完全满足车载无线宽带通信系统的要求。

参 考 文 献

- [1] DIONYSIOS R, NIKOLAOS V. Conflict-Free parallel memory accessing techniques for FFT architectures[J]. IEEE Transactions on Circuits and Systems-I: Regular Papers, 2008, 55(11): 3438-3447.
- [2] CHIA H.Y, TSUNG H. Y, DEJAN M. Power and area minimization of reconfigurable FFT processors: a 3GPP-LTE example[J]. IEEE Journal of Solid-State Circuits, 2012, 47(3): 757-768.
- [3] XIN X, ERDAL O, JAFAR S. An efficient fft engine with reduced addressing logic[J]. IEEE Transactions on Circuits and Systems-II: Express Briefs, 2008, 55(11): 1149-1153.
- [4] LINKAI W, XIAO F Z, GERALD E, et al. Generic mixed-radix FFT PRUNING[J]. IEEE Signal Processing Letters, 2012, 19(3): 167-170.
- [5] MANOHAR A, MICHAEL B, KESHAB K P. Pipelined parallel FFT architectures via folding transformation[J]. IEEE Transactions on Very Large Scale Integration(VLSI) Systems, 2012, 20(6): 1068-1081.
- [6] SHIN Y L, CHIN L W, MING D S. Low-cost FFT processor for DVB-T2 applications[J]. IEEE Transactions on Consumer Electronics, 2010, 56(4): 2072-2079.
- [7] CHAO M C, CHIEN C H, YUAN H H. An energy-efficient partial FFT processor for the OFDMA communication system[J]. IEEE Transactions on Circuits and Systems-II: Express Briefs, 2010, 57(2): 136-140.
- [8] YUN N C. An efficient VLSI architecture for normal I/O order pipeline FFT design[J]. IEEE Transactions on Circuits and Systems-II: Express Briefs, 2008, 55(12): 1234-1238.
- [9] SONG N. T, CHI H L, TSIN Y C. An area- and energy-efficient multimode FFT processor for WPAN/WLAN/WMAN systems[J]. IEEE Journal of Solid-State Circuits, 2012, 47(6): 1419-1435.
- [10] MARK L, SANJAY R. A 0.13-μm 1-GS/s CMOS discrete-time FFT processor for ultra-Wideband OFDM wireless receivers[J]. IEEE Transactions on Microwave Theory and Techniques, 2011, 59(6): 1639-1650.
- [11] LIN C T, YU Y C, FAN L D. A low-power 64-point FFT/IFFT design for IEEE 802.11a WLAN application[C]/IEEE International Conference Circuits System. [S.I.]: IEEE, 2006.
- [12] MAGAR S, SHEN S, LUI K G, et al. An application specific DSP chip set for 100 MHz data rates[C]/International Conference Acoustics, Speech, and Signal Processing. [S.I.]: [s.n.], 1988.
- [13] JO B G, SUNWOO M H. New continuous-flow mixed-radix (CFMR) FFT processor using novel in-place strategy[J]. IEEE Transactions on Circuits and Systems-I: Regular Papers, 2005, 52(5): 911-919.
- [14] HE S, TORKELSON M. Designing pipeline FFT processor for OFDM (de)modulation[C]/International Symposium on Signals, Systems, and Electronics. [S.I.]: [s.n.], 1998.
- [15] LEE S, PARK S C. Modified SDF architecture for mixed DIF/DIT FFT[C]/International Conference on Communication Technology. [S.I.]: [s.n.], 2006.
- [16] HE S, TORKELSON M. Design and implementation of a 1 024-point pipeline FFT processor[C]/IEEE Custom Integrated Circuits Conference (CICC'98). [S.I.]: IEEE, 1998.
- [17] BRIEN J O, MATHER J, HOLLAND B. A 200 MIPS single-chip 1k FFT processor[C]/IEEE International Solid-State Circuits Conference, Digest of Technical Papers. [S.I.]: IEEE, 1989.
- [18] BAAS B M. A low-power high-performance 1 024-point FFT processor[J]. IEEE Journal of Solid-State Circuits, 1999, 34(3): 380-387.