高性能可重构DSP处理器的数据通路设计

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

高性能可重构DSP处理器的数据通路设计

韩亮, 李莺, 张馨, 陈杰

文章导航 > 电子科技大学学报 > 2005 > 34(2): 194-197

韩亮, 李莺, 张馨, 陈杰. 高性能可重构DSP处理器的数据通路设计[J]. 电子科技大学学报, 2005, 34(2): 194-197.

引用本文:

韩亮, 李莺, 张馨, 陈杰. 高性能可重构DSP处理器的数据通路设计[J]. 电子科技大学学报, 2005, 34(2): 194-197.

HAN Liang, LI Ying, ZHANG Xin, CHEN Jie. Data Path Design in High Performance Reconfigurable DSP Processor[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(2): 194-197.

Citation:

HAN Liang, LI Ying, ZHANG Xin, CHEN Jie. Data Path Design in High Performance Reconfigurable DSP Processor[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(2): 194-197.

高性能可重构DSP处理器的数据通路设计

1.
中国科学院微电子研究所北京 100029

作者简介:
韩亮(1979-),男,硕士,助理研究员,主要从事数字信号处理,计算体系结构方面的研究.

中图分类号: TN911

Data Path Design in High Performance Reconfigurable DSP Processor

1.
Institute of Microelectronics of Chinese Academy of Science Beijing 100029

摘要: 介绍了高性能定点可重构DSP处理器的数据通路设计。该数据通路以功能强大的16位定点计算单元为基础,搭建起高速16位数据处理平台;并能以单指令流多数据流的方式灵活支持多维向量运算;通过重构的方法有效地支持了32位数据处理。
- 数字信号处理 /
- 数据通路 /
- 可重构 /
- 单指令流多数据流 /
- 并行处理
Abstract: In this paper, the data path of a high performance reconfigurable DSP processor is introduced. Based on its several 16-bit fixed-point computational units with powerful functions, the data path forms a 16-bit high-speed signal processing platform. By SIMD means, it can flexibly support computations of multi-dimension vector. By the way of reconfiguration, it can efficiently support 32-bit data processing.
- digital signal processing /
- data path /
- reconfigurable /
- single instruction stream over multiple data strams /
- parallel processing

[1]	陈显舟, 杨旭, 周琪, 吴翼虎, 陈文兵, 方海, 杨锋. 多功能可重构电磁信号发射接收及处理技术 . 电子科技大学学报, 2023, 52(2): 214-223. doi: 10.12178/1001-0548.2022089
[2]	王菊, 刘付显, 靳春杰, 李祯东. 一种面向不确定数据流的模体发现算法 . 电子科技大学学报, 2017, 46(1): 81-87. doi: 10.3969/j.issn.1001-0548.2017.01.013
[3]	范阿冬, 秦晓卫, 戴旭初. 基于矢量处理器的可编程并行MIMO检测器设计 . 电子科技大学学报, 2016, 45(3): 337-343. doi: 10.3969/j.issn.1001-0548.2016.02.004
[4]	马上, 汪陈浩, 胡剑浩. 一种余数系统基扩展算法及VLSI实现 . 电子科技大学学报, 2015, 44(2): 205-210. doi: 10.3969/j.issn.1001-0548.2015.02.008
[5]	尹德强, 邓兵, 王旭. 基于Pei采样型DFRFT算法的线性调频脉冲压缩 . 电子科技大学学报, 2013, 42(2): 225-228. doi: 10.3969/j.issn.1001-0548.2013.02.009
[6]	范守文, 徐凌翔. 基于数据流异常监测的软件容错纠错方法 . 电子科技大学学报, 2012, 41(4): 586-591. doi: 10.3969/j.issn.1001-0548.2012.04.021
[7]	朱永金, 成友才. 应用于语音信号处理的FPGA并行访问设计 . 电子科技大学学报, 2012, 41(1): 158-160. doi: 10.3969/j.issn.1001-0548.2012.01.030
[8]	陈晖, 易克初, 李文铎. 高速数字解调中的并行处理算法 . 电子科技大学学报, 2010, 39(3): 340-345. doi: 10.3969/j.issn.1001-0548.2010.03.003
[9]	马上, 胡剑浩, 叶燕龙. 以{2ⁿ-1,2ⁿ,2ⁿ+1}为基的余数系统2ⁿ高性能缩放 . 电子科技大学学报, 2010, 39(2): 306-310,278. doi: 10.3969/j.issn.1001-0548.2010.02.033
[10]	马涛, 陈杰. 消除重复计算的H.264帧内预测电路 . 电子科技大学学报, 2009, 38(1): 67-70.
[11]	钱艺, 王沁, 吴巍, 刘金龙. 神经网络并行MIMD处理器的研究及实现 . 电子科技大学学报, 2008, 37(6): 904-907.
[12]	刘维亭, 张冰, 朱志宇. 主冷凝器模糊控制系统设计 . 电子科技大学学报, 2006, 35(3): 356-358.
[13]	杨本立, 李安志, 赵国伟. 带状方程组并行列处理法贪心方法 . 电子科技大学学报, 2005, 34(4): 566-568.
[14]	郑洪, 肖先赐. MUSIC算法在高速并行处理机上的实现 . 电子科技大学学报, 2005, 34(6): 759-762.
[15]	徐创文, 穆玺清. 称重测控系统数据处理方法 . 电子科技大学学报, 2003, 32(1): 56-60.
[16]	陈文宇, 许鸿川. 利用数据库处理多个对象间的关系 . 电子科技大学学报, 2002, 31(3): 270-274.
[17]	丁志强. 基于对象数据流图的可复用方案 . 电子科技大学学报, 1999, 28(3): 306-310.
[18]	施荣华, 胡湘陵. 一种针对RSA密码系统密钥的快速生成方法 . 电子科技大学学报, 1999, 28(5): 461-463.
[19]	周先敏, 陈隽永, 王光泰. 多分辨数据融合中信号的分解与重构 . 电子科技大学学报, 1998, 27(3): 231-235.
[20]	沈国斌, 杨绿溪, 茅一民. 二维DCT在MVP上的并行实现研究 . 电子科技大学学报, 1997, 26(3): 267-272.

WeChat

点击查看大图

计量

文章访问数: 4195
HTML全文浏览量: 118
PDF下载量: 49
被引次数: 0

高性能可重构DSP处理器的数据通路设计

1. 中国科学院微电子研究所北京 100029

作者简介:
韩亮(1979-),男,硕士,助理研究员,主要从事数字信号处理,计算体系结构方面的研究.

收稿日期: 2004-03-17
刊出日期: 2005-04-15

中图分类号: TN911

关键词:

摘要: 介绍了高性能定点可重构DSP处理器的数据通路设计。该数据通路以功能强大的16位定点计算单元为基础,搭建起高速16位数据处理平台;并能以单指令流多数据流的方式灵活支持多维向量运算;通过重构的方法有效地支持了32位数据处理。

English Abstract

韩亮, 李莺, 张馨, 陈杰. 高性能可重构DSP处理器的数据通路设计[J]. 电子科技大学学报, 2005, 34(2): 194-197.

引用本文:

韩亮, 李莺, 张馨, 陈杰. 高性能可重构DSP处理器的数据通路设计[J]. 电子科技大学学报, 2005, 34(2): 194-197.

HAN Liang, LI Ying, ZHANG Xin, CHEN Jie. Data Path Design in High Performance Reconfigurable DSP Processor[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(2): 194-197.

Citation:

HAN Liang, LI Ying, ZHANG Xin, CHEN Jie. Data Path Design in High Performance Reconfigurable DSP Processor[J]. Journal of University of Electronic Science and Technology of China, 2005, 34(2): 194-197.

全文HTML

/

下载: 全尺寸图片幻灯片

分享

用微信扫码二维码

分享至好友和朋友圈

返回

期刊在线

编辑办公

友情链接

电子科技大学

版权所有 © 《电子科技大学学报》编辑部

地址: 成都市建设北路二段四号电子科技大学主楼中350室电话: 028-83202308,83207559 Email: xuebao@uestc.edu.cn

本系统由北京仁和汇智信息技术有限公司开发